Аналого-цифровой преобразователь

 

Изобретение относится к электроизмерительной и вычислительной техникеи может быть использовано для достоверного преобразования быстроизменяюшихся во времени сигналов в цифровой код. Изобретение позволит повысить быстродействие и расширить функциональные возможности устройства путем W 4i О) IND 4 фиг. f

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (д1) 4 Н 03 М 1/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ- КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4294857/24-24 (2g) 10.08.87 (46) 28.92.89. Бкл.h"- 8 (72) A.È.Тимченко и А.Н,Алипов (53) 681.925(088.8) (56) Авторское свидетельство СССР

М- 12?0895, кл. Н 03 M 1/38, )984.

Авторское свидетельство СССР

В 1256206 кл. И 03 М 1/38, 1983.

„„SU „„1462479 A 1 (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к электроизмерительной и вычислительной технике и может быть использовано для достоверногоо преобразования быстроизменяющихся во времени сигналов в цифровой код. Изобретение позволит повысить быстродействие и расширить функциональные возможности устройства путем

1 тель 2 импульсов, элемент 3 сравнения блоки 12, 15 коммутации, регистры 10, 11, введены логические блоки 6, 7, группы элементов И 8,9, блоки 13,14, 16, 17 коммутации, пр еобр азо в атели

18, 19 кода в н апряжение, ан ало говый вычитатель 20, блок 21 выделения модуля аналоговой величины. 4 ил.

i 462479 ! обеспечения контроля процесса преобразования. Это достигается за счет того, что процесс уравновешивания преобразуемой величины осуществляется двумя одновременно формируемыми эталонными уровнями по специальному алгоритму, а в устройство, содержащее генератор 1 импульсов, распределиИзобретение относитl ÿ к электроизмерительной и вычислительной технике и может быть использовано для достоверного преобразования быстроизменяющихся во времени сигналов в цифровой код, Цель изобретения — повышение быстродействия и расширение функциональных воэможностей путем обеспечения контроля процесса преобразования, 10

На фиг.! приведена функциональная схема предлагаемого устройства; на фиг.2 и 3 — принципиальные схемы перього и второго логических блоков; на фиг.4 — алгоритм формирования выходного кода, Устройство (фиг. 1) содержит генератор 1 импульсов, распределитель 2 импульсов, элементы 3 — 5 сравнения„ логические блоки 6 и 7„ группы элементов И 8 и 9, регистры 10 и !1, блоки 12 — 17 коммутации, преобразователи 18 и 19 кода в напряжение, аналоговый вычитатель 20, блок 2! выделения модуля аналоговой величины.

Логический блок 6 (фиг.2) содержит элементы И 22 — 31,, элементы ИЛИ

32 — 34, логический блок 7 (фиг,3) содержит элемен.ты И 35 — 45> элементы

ИЛИ 46 — 48, В основу алгоритма функционирования устройства положена идея минимизации времени совместного установления двух эталонных величин U è U< уравновешивающих преобразуемую величину. При построении алгоритма учитывалось следующее: время установления эталонной величины на выходе преобразователей 18 и 19 с погрешностью

h„E1(h „ - дискретность преобразования

H) коэффипиент запаса (Н с 1) меньше суммы времен последовательного установления двух эталонных величин (с погрешностью h>H каждая), сумма величин которых равна первой величине, время отключения эталона значительно меньше времени его установления (для большинства современных преобразователей кода в напряжение это условие выполняется); время переключения схемы сравнения значительно меньше времени установления эталона.

В дальнейшем, не нарушая общности, исключим из рассмотрения две последние составляющие: время выключения эталона и время переключения схемы сравнения, Процесс уравновешивания преобразуемой величины U осуществляется на каждом такте уравновешивания двумя параллельно формируемыми эталонными величинами U „ и U . Выходной код формируется последовательно по три разряда sа один такт уравновешивания, Алгоритм формирования разрядов выходного кода в каждом такте одинаков. Величины эталонов U, и

U< к началу каждого такта уравновешивачия принимают одинаковые значения (c допустимой погрешностью), Для рассмотрения алгоритма работы устройства достаточно рассмотреть алгоритм формирования трех разрядов выходного кода, Предположим, что образуемая величина (или нескомпенсированная часть ее йП на предыдущих (i-1) тактах) принадлежит интервалу (0,1000 h.,j, h; — дискретность преобразования, соответствующая весу i-го младшего разряда формируемой группы из трех разрядов выходного кода. На первом подтакте формируются эталонные величины U„= 110 h, и U< = 011 h, раз479 з 1462

1 бивающие интервал (О, 1000> h;) на три новых интервала: $0,01l h;) С 011 Ь;, 110,,Ь;), $110 h;, 1000, Ь;) (в дальнейшем при записи интервалов для наглядности сомножитель h,: будем опускать). Принадлежность преобразуемой величины U> одному из выделенных интервалов определяется по состоянию двух элементов сравнения, Они выраба- Ip тывают на своих выходах сигналы К „ и К . Причем К 1<, = 1, если U,< )

)U» и К,(2) = Π— в противном случае;

В том случае когда U е(1 1 О .

1000 ), то для заключения 11„ в интер- 15 вал длины h достаточно сформировать один эталон U . = 111 h и сравнить его с U„ c тем, чтобы определить принадлежность преобразуемой величины одному из интервалов: (110, 111 ), 20

f111, 1000 ). Вторая эталонная величина Б в этом случае в уравновешивании не участвует, а сразу устанавли» вается в состояние U < = lll„h; (из состояния 011 h ), так как для ее установления в это состояние требуется время, определяемое временем установ пения старшего разряда в формируемой группе из трех разрядов выходного кода. При этом по результату сравне- 30 ния на следующем подтакте младшие разряды двух эталонов могут быть выключены, если К, = 1. Для случая, когда Ux (000g> 011 ), в уравновешивании принимают участие две эталонные величины. При этом формируются новые значения U, = 010 Ь. и U = 001

U< и второго разряда эталона U для формируемой группы из трех разрядов выходного кода. По результатам срав- нения эталонной величины U, и U при-. нимают одно и тЬ же значение из до- 45 пустимой для данного диапазона: 000, 001, 010 °

В последнем случае, когда Ц<е(011

1 10 <), прежде всего необходимо определить будет ли включен старший эта- 50 лон в группе из т ..ех разрядов для

U<, Для этого на ",тором подтакте эталонная величина П„принимает значение 100 Ь (этот переход соответству-.т также только выключению второ 55 го разряда группы) и сравнивается с

Ux По результату сравнения определяется: Ux е(011 „100 ) (К, = 1) или Ux <5100, I IOq) (К q = 0). В первом случае обе эталонные величины

Ф и U принимают значение QII h< во втором случае — значение 101 причем эталонная величина U устанав ливается в это значение с допустимой погрешностью гораздо раньше, чем U<

Поэтому в третьем подтакте U, 101h сравнивается с П„ и по результату сравнения обе эталонные величины при нимают значение 100

Импульс начальной установки, поступающий по шине "Запуск" устанавУ ливает в единичное состояние первый, второй и третий разряды соответственно регистров 10 и 11, все остальные разряды этих регистров обнуляются. При этом разрешается прохождение импульсов с генератора 1 на распреде» литель 2 и на логические блоки 6 и 7.

На первом выходе распределителя 2 устанавливается разрешающий сигнал с приходом импульса с первого выхода генератора 1. На прямых выходах . блоков 12 — 14 устанавливается комбинация сигналов АВС (110),а на их инверсных выходах — комбинация (АВС (001); на прямых выходах блоков 15 17 устанавливается комбинация ПЕР (0I1), а на их инверсных выходах— комбинация ПЕР (100). При этом на выходах преобразователей 18 и 19 вырабатываются эталонные величины

U„= 6h; (1101Ь, ) и U = 3h;.(OI l h,) ..

Они сравниваются с преобразуемой величиной Ux элементами 3 и 4, которые вырабатывают сигналы К,и К на своих выходах. Если К, = О и К1 = О (комбинация К „K Д, то это означает, что Ux å(6,8) (110 1000 ), Тогда согласно алгоритму (фиг.4) с приходом импульса 2„младший разряд группы. из трех разрядов регистра 10 через элементы 25, 31 и 34 и блок 8 установит ся в единичное состояние, в группе из трех разрядов будет сформирована комбинация АВС (111), одновременно в единичное состояние установится старший разряд в группе из трех раз-. рядов регистра II и через элементы

36, 39 и 46 и блок 9 будет сформирована комбинация DEF (111) . Импульс не изменит состояния разрядов группы из трех разрядов регистров 10, 11, 14624

Если на выходе элемента 13 к моменту прихода импульса 7з сформируется сигнал К „= О, то группы из трех разрядов регистров 10, 11 состояния не изменят. Если же К, = 1, то будут выключены младшие разряды в этих группах через элементы 24, 27, 44 и 48, В группах из трех разрядов регистров 6 и 7 будут сформированы коды.АВС (110) и DEF (110).

В том случае, когда до прихода ( импульса i, на выходах элементов

3,4 присутствуют сигналы К, 1 и

К = 0 то это "çíà÷àåò .прин адлеж- 15 ность U x подинтервалу Г3,6) ((0112

110 )) . С приходом импульса с, через элементы 25, 30, 33 и блок 9 в нулевое состояние установится второй разряд формируемой группы из трех 20 ( разрядов регистра 6, в ней будет сформирован а комбин ация АВС (100), группа из трех разрядов регистра 1 1 состояния не изменит. По сигналу, если к этому моменту К = 1, состоя- 25 ние разрядов группы из трех разрядов регистра 11 не изменяется, а в группе из трех разрядов регистра 10 выключится старший разряд через элементы

23, 26 и 32 и блок 8, второй и третий 30 разряды этой группы из трех разрядов устанавливаются в единичное состояние через элементы 23, 26, 4, 23 и 34„ а также блок 8. В группе из трех разрядов регистров 10 и 11 установится комбинация АВС (011) и DEF (011), При этом третий импульс 7 состояния группы из трех разрядов регистров

10 и 11 не изменит.

Для случая, когда К „ =- О, с при-,10 ходом импульса 0 в группах из трех > разрядов регистров 10 и 11 устанавливается комбинация АВС, DEF (101), Младший разряд группы из трех разрядов регистра 10 включается через 45 элементы 23 и 34, старший разряд группы из трех разрядов регистра 11 включается через элементы 36, 40 и 46, второй разряд этой же группы выключается через элементы 36 и 40. бО

Импульс, не изменит состояния разрядов групп из трех разрядов регистров 10 и 11, когда К „ = О, если же К, = 1, то выключаются младшие разряды в этих группах из трех разрядов соответственно через элементы

24 и элементы 37, 44 и 48.

В том случае, когда до прихода импульса, К, = К = 1, то U „ при79 6 надлежит подинтервалу f 0,3) (Г 002, 011 ) ), С приходом импульса, в группе из трех разрядов регистра 10 старший разряд устанавливается в нулевое состояние через элементы 25, 27 и 32, а в группе из трех разрядов регистра .11 в нулевое состояние устанавливается второй разряд через элементы 36 и 40. В группах из трех разрядов устанавливаются комбинации

АВС (010) и DEF (001). По, импульсу

Ы в группах из трех разрядов устанавливается комбинация 000, если

К = О, при этом второй разряд в первой группе из трех разрядов включается через элементы 22, 28 и 33, а третий разряд во второй — через элементы 35, 41 и 47, Когда K „ = 1 и

К2 — О то по импульсу Г разряды второй группы иэ трех разрядов состояния не изменят, а в первой группе из трех разрядов выключится второй разряд через элементы 22, 29 и 33 и выключается младший разряд через элементы 22, 30 и 34. Если же К, =

= О, импульс- не изменяет состояния разрядов первой группы из трех разрядов, во второй группе из трех разрядов включается второй разряд через элементы 35, 41 и 47 и выключается третий разряд через элементы

35, 41 и 48.

Сигналы с выходов преобразователей

18 и 19 поступают на вход аналогового вычитателя 20, который формирует их разность, Далее сигнал поступает на вход блока 21. Последний формирует сигнал ошибки Х, который элементом 5 сравнивается с допустимой U . В том случае, когда сигнал на выходе блока

21 превышает U то на выходе элемента 5 с приходом импульса, вырабатывается сигнал ошибки. По появлению этого сигнала можно судить о возникновении сбоев, отказов в работе устрой" ства, а также о превышении инструмен" тальных погрешностей допустимого уровня в процессе эксплуатации устройства.

Формула изобретения

Аналого-цифровой преобразователь, содержащий генератор импульсов, распределитель импульсов, первый элемент сравнения, первый и второй блоки коммутации „ первые информационные входы которых соединены соответствен"

1462479 но с ныходами первых разрядов первых групп из трех разрядов первого и второго регистров, о т л и ч а ю щ и йс я тем, что, с целью повышения быст- 5 родействия и расширения функциональных возможностей путем обеспечения контроля процесса преобразования, в него введены второй и третий элементы сравнения, первый логический блок, 10 выполненный на первом, втором, третьем, четвертом, пятом, шестом, седьмом, восьмом, девятом и десятом элементах И, первом, втором и третьем элементах ИЛИ, второй логический блок, выполненный на одиннадцатом, двенадцатом, тринадцатом, четырнадцатом, пятнадцатом, шестнадцатом, семнадцатом, восемнадцатом, девятнадцатом, двадцатом, двадцать первом .20 элементах И, четвертом, пятом и щес- том элементах ИЛИ, первые и вторые группы элементов И, третий, четвертый, пятый и шестой блоки коммутации, первый и второй преобразователи кода 25 в напряжение, анапоговый вычитатель, блок выделения модуля аналоговой величины, причем вход генератора импульсов объединен с входом установки в единицу первого разряда и первым . 30 входом установки в единицу второго разряда первой группы из трех разрядов первого регистра, первым входом установки в единицу второго разряда и входом установки в единицу третьего разряда первой группы из трех разрядов второго регистра, первым входом установки в нуль третьего разряда первой группы из трех разрядов и первыми входами установки в нуль всех 40 разрядов остальных групп из трех разрядов первого регистра, входами установки в нуль первых разрядов всех групп из трех разрядов и первыми входами установки в нуль вторых и 45 третьих разрядов всех групп из трех разрядов второго регистра, кроме первой группы, и является шиной "3aпуск", первый выход генератора импульсов соединен с входами стробирова- щ ния распределител. тактовых импульсов ° и второго элемент. сравнения, второй выход соединен с первыми входами первого, одиннадцатого и двенадцатого элементов И, третий выход соединен с первыми входами вт0рого, третьего, тринадцатого, четырнадцатого и пятнад цатого элементов И, четвертый выход соединен с первыми входами четвертого, шестнадцатого и семнадцатого элементов И, каждый i-й выход распре--. делителя тактовых импульсов соединен соответственно с входами синхронизации соответствующих i-x элементов И первых и вторых групп элементов И, с первыми входами установки в единицу первого и второго разрядов (i+I) группы:, из трех разрядов первого регистра, с первыми входами установки в единицу второго и третьего разрядов (i+1} группы из трех разрядов второго регистра, первый выход распределителя тактовых импульсов соединен с управляющими входами первого, второго, третьего, четвертого, пятого и шестого блоков коммутации, выходы первого, второго, третьего разрядов каждой i-й группы из трех разрядов первого регистра соединены с соответствующими информационными входами первого, третьего и четвертого блоков коммутации, кроме первого, информационного входа первого блока коммутации, первого преобразователя кода в напряжение, выходы первого, второго и третьего разрядов каждой i-й группы из трех разрядов второго регистра соединены с соответ.ствующими информационными входами второго, пятого и шестого бЛоков ком-. мутации и второго преобразователя. кода в напряжение, выход первого преобразователя кода в напряжение соединен с пер выми входами ан ало гового вычитателя и первого элемента сравнения, выход второго преобразова.теля кода в напряжение соединен с вторым входом аналогового вычитателя и первым входом второго элемента сравнения, второй вход которого объединен с вторым входом первого элемента сравнения и является входной шиной, выход аналогового вычитателя через блок выделения модуляаналоговой величины соединен с первым информационным входом третьего элемента сравнения, второй информационный вход которого является шиной контрольного сигнала, а выход - шиной ошибки, прямой выход первого элемента сравнения соединен с первым входом пятого элемента И и вторыми входами двенадцатого и пятнадцатого элементов И, инверсный выход первого элемента сравнения соединен с первыми входами шестого и седьмого элементов И и вторым входом четырнадцатого

1462479 элемента И, прямой выход второго элемента сравнения соединен с. первыми входами восьмого и девятого элементов И, вторыми входами пятого шестоl го, седьмого, пятнадцатого и семнадцатого элементов И, третьим входом двенадцатого элемента И, инверсный выход второго элемента Сравнения, соединен с первым входом десятого элемента И, вторыми входами одиннад цатого и тринадцатого элементов И и третьим входом четырнадцатого элемен-!, та И, четвертый вход которого объеци-! нен с четвертым входом двенадцатого 1б элемента И, третьим входом пятнадцатого элемента И и соединен с ны.ходом восемнадцатого элемента И, .выход девятнадцатого элемента И соеди:нен с третьими входами одиннадцатого 2р и тринадцатого элементов И, выходы двенадцатого и двадцать перного элементов И соединены соответственно с третьими ° входами шестнадцатого и семнадцатого элементов И, выход че- 25 (.тырыадцатого элемента И соединен с первыми входами четвертого и пятого элементов ИЛИ, второй, третий и четвертый входы которого соединены соответственно с выходами пятнадцато- 3G

ro, шестнадцатого и семнадцатого элементов И, второй вход четвертого элемента ИЛИ соединен с выходом две; надцатого элемен га И, первый вход шестого элемента ИЛИ соединен с

35 выходом одиннадцатого элемента И, второй вход объецинен с первыми входами элементов И второй группы и соединен с выходом тринадцатого элемента И, выходы четвертого, пятого и 1ц шестого элементов ИЛИ соединены соответственно с вторыми, третьими и четвертыми входами элементов И второй группы, первый вход каждого i-го элемента И первой группы, кроме перво-4

ro элемента И, подключен к второму входу установки в нуль первого разряда i-й группы из трех разрядов первого регистра, а первый выход первого элемента И первой группы. соединен с входом установки и нуль первого разряда первой группы из трех раэряцон первого регистра, второй выход каждого i-го элемента И первой группы соединен с вторым входом установки в единицу второго разряда 1-й группы из трех разрядов первого регистра, третий выход первого элемента И первой группы соединен с входом устанонки в нуль второго разряда первой группы из трех разрядов первого регистра, третий выход (i+1)"го эле" мента И первой группы соединен с вторым входом устанонки.н нуль второго разряда (i+1)"й группы из трех разрядов перного регистра, четвертый и пятый выходы i-го элемента И первой группы соединены соответственно с входом устанонки в единицу и вторым входом установки н нуль третьего раз" ряда i-й группы из трех разрядов первого регистра, первый и второй выходы i-го элемента И второй группы соединены соответственно с входом .установки в единицу первого разряда и вторым входом установки в единицу второго разряда i-й группы из трех раэрядон второго регистра, третий и четвертый выходы перного э;„.емента И второй группы соединены соотнетствен". но с входами установки н нуль .второго и третьего разрядов первой группы иэ трех разрядов второго регистра, третий и четвертый выходы (i+1)-ro элемента И «торой группы соединены соответственно с вторыми входами установки в нуль. второго и третьего разрядон (i+3)-й группы из трех разрядон второго регистра, первые входы элементов И первой группы объе". динены и соединены с выходом первого элемента ИЛИ, первый вход которого объединен с вторыми входами элементов

И первой группы и соединен с выходом восьмого элемента И, третьи„ четвертые и пятые входы элементов И первой группы соединены соответственно с выходами второго и третьего элементов

ИЛИ и выходом первого элемента И, выход четвертого элемента И соединен с вторым входом десятого элемента И и третьими входами пятого и шестого элементов И, выход второго элемента

И соединен с вторым входом восьмого элемент-; И и первым входом третьего элемента ИЛИ, выход третьего элемента

И соединен с вторым входом девятого элемента И и третьим входом седьмого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ

1 третий вход которого соединен с выходом десятого элемента И, ныходы шестого и девятого элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход пятого элемента И соединен с вторым входом первого элемента ИЛИ, 1462479

12 второй вход треч ьего элемента И соединен с инверсным выходом первого блока коммутации, прямой выход которого соединен с вторыми входами первого, второго и четвертого элементов

И, третий вход которого соединен с прямым выходом четвертого блока коммутации, инверсный выход которого соединен с третьими входами первого, второго и третьего элементов И, четвертый вход которого объединен с четвертым входом первого элемента И и соединен; с прямым выходом третьего блока коммутации, инверсный выход которого соединен с четвертым входом второго элемента И, первые входы восемнадцатого и девятнадцатого элементов И объединены и соединены с инверсным выходом второго блока коммутации, прямой выход которого соединен с первыми входами двадцатого

5 и двадцать первого элементов И, второй вход которого объединен с вторым вхоцом двенадцатого элемента И и соединен с прямым выходом пятого . блока коммутации, инверсный выход которого соединен с вторыми входами восемнадцатого и двадцатого элементов И, третий вход которого объеди" нен с третьими входами восемнадцатого и девятнадцатого элементов И и соединен. с прямым выходом шестого блока коммутации, инверсный выход которого соединен с третьим входом двадцать первого элемента И.

1462479

Составитель А, Tèòoâ

Техред М.Ходанич Koððåêroð М.Максимишинец

Редактор Ю.Середа

«эЗаказ 736/56 ти>аж 879 Подписное

ИНКИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

П роизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101