Аналого-цифровой преобразователь
Изобретение относится к измерительной технике и может использоваться для аналого-цифрового преобразования широкополосных динамических сигналов. Целью изобретения является повышение быстродействия и точности, Устройство содержит резистивный делитель напряжения из 2 резисторов, первый и второй входы которого соединены с общей шиной и шиной опорного напряжения , а выходы - с первыми входами двух групп компараторов, Измеряемьй сигнал Ux поступает через элемент Изобретение относится к измерительной технике и предназначено для аналого-цифрового преобразования широкополосных динамических сигналов. Цель изобретения - повышение быстродействия и точности, На фиг,1 изображено предлагаемое устройство; на фиг.2 - временные диаграммы . Устройство содержит резистивный делитель 1 напряжения, шину 2 опорного напряжения, две группы компарато задержки на вторые входы одной из групп компараторов и сравнивается со шкалой опорных напряжений делителя, с которой также сравнивается с помощью компараторов другой группы выходной сигнал и аналогового сумматора , на один вход которого поступает измеряемый сигнал, а на другой вход - сигнал с выхода масштабного усилителя , равный половине кванта шкалы делителя . В момент t, по синхросигналу S результаты сравнений сигнала со-; шкалой делителя запоминаются в первом регистре и поступают на информационные входы мультиплексора, а результаты сравнения сигнала Ux со шкалой делителя запоминаются во втором регистре и к моменту t, преобразуются приоритетньш шифратором в двоичный код Р старших разрядов оценки сигнала V f (t), в соответствии с которым на выходах мультиплексора выделяется значение младшего разряда оценки сигнала U(to), и, таким образом , формируется Р+1-разрядная оценка, измеряемого сигнала, 2 нл. ров 3 и 4 с регистрами 5 и 6 на выходе (стробирующих компараторов), элем мент 7 задержки, аналоговый сумматор 8, источник 9 смещения, выполненный на масштабирующем усилителе, приоритетньй шифратор 10 и мультиплексор 11 Входные каскады первой и второй групп компараторов выполнены соответственно на транзисторах противоположной проводимости . На временных диаграммах (фиг,2) показаны измеряемый сигнал U на втоа Л Ф NP 00
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН
ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ ПРИ ГКНТ СССР (21) 4142781/24-24 (22) 04.11.86 (46) 07.03.89. Бюл. Р 9 (71) Институт теплофизики СО АН СССР (72) Е.В.Кожухова (53) 681.325 (088.8) (56) Титце У. и др. Полупроводниковая схемотехника, 1982, с. 457-459, рис. 24, 23. Заявка Англии Р 2004150, кл, Н 3 Н, 1979. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к измерительной технике и может использоваться для аналого-цифрового преобразования широкополосных динамических сигналов. Целью изобретения является повышение быстродействия и точности. Устройство содержит резистивный делитель напряжения из 2 резисторов, первый и второй входы которого соединены с общей шиной и шиной опорного напряжения, а выходы — с первыми входами двух групп компараторов. Измеряемый сигнал U> поступает через элемент Изобретение относится к измерительной технике и предназначено для аналого-цифрового преобразования широкополосных динамических сигналов. Цель изобретения — повышение быстродействия и точности. На фиг.1 изображено предлагаемое устройство; на фиг.2 — временные диаграммы. Устройство содержит резистивный делитель 1 напряжения, шину 2 опорного напряжения, две группы компарато „„SU„„3464289 А1 задержки на вторые входы одной из групп компараторов и сравнивается со шкалой опорных напряжений делителя, с которой также сравнивается с помощью компараторов другой группы выходной сигнал U „ àíàëîãîâîãî сумматора, на один вход которого поступает измеряемый сигнал, а на другой входсигнал с выхода масштабного усилителя, равный половине кванта шкалы делителя. В момент t, по синхросигналу S результаты сравнений сигнала со шкалой делителя запоминаются в первом регистре и поступают на информа- ционные входы мультиплексора, а результаты сравнения сигнала U x co ф шкалой делителя запоминаются во вто" v ром регистре и к моменту t преобразуются приоритетным шифратором в двоичный код P старших разрядов оценки С. сигнала U < (t,), в соответствии с которым на выходах мультиплексора вы- Я деляется значение младшего разряда оценки сигнала U,(t,), и, таким образом, формируется Р+1-разрядная оценка. измеряемого сигнала. 2 ил. фЬ 14 ров 3 и 4 с регистрами 5 и 6 на выхо- (ф де (стробирующих компараторов), элеи фф мент 7 задержки, аналоговый сумматор 8, источник 9 смещения, выполненный на масштабирующем усилителе, приори- «ф» тетный шифратор 10 и мультиплексор 11+ Ь Входные каскады первой и второй групп компараторов выполнены соответственно на транзисторах противоположной проводимости. На временных диаграммах (фиг,2) показаны измеряемый сигнал U > на вто1464289 3 рых входах компараторов 3, входящих в состав трехразрядного устройства, ! сигнал U) на вьгходе сумматора 8, сигналы U) vq на выходе делителя 1, величина U)„опорного напряжения, величина t „ времени преобразования.и сигнал 8 на входах синхронизации регистров 5 и 6, Устройство работает следующим образом. На выходах делителя 1 формируется шкала опорных напряжений с квантом U / 2 Р, где 2 — число резисторов деР лителя 1. С этой шкалой сравнивается сигнал U поступающий на вторые входы компараторон 3 через элемент 7 задержки, обеспечивающий такую же задержку сигнала U„, как аналоговый сумматор 8, с помощью которого и масштабного усилителя входной сигнал сдвигается на величину полкнанта 0 /2 опорной шкалы. С выхода аналогового сумматора 8 сигнал U, равный Pi 1 х U„-U„/ 2, поступает на вторые входы компараторон 4, Сраннение сигнала U» со шкалой делителя 1 эквивалентно сравнению сигнала U ñî шкалой опор" ных напряжений, сдвинутой на полкванта Ц / 2" относительно шкалы делителя 1. Таким образом, в устройстве обеспечивается сравнение сигнала U„ с уровнями напряжений четных квантов 2 UP 2 " ) 4U„/ 2 "+,..., 2 Р U,/ 2 с уровнями напряжений нечетных квантов U / 2 р, 3V„,/2 " ) .. ° ) (2 -1) U / /2 . В момент „передним фронтом сигнала $, поступающего на входы синхронизации регистров 5 и 6, результаты сравнения сигнала U, со шкалой четных квантов запоминаются в регистре 5 и преобразуются приоритетным шифратором 10 к моменту t, в оценку P старших разрядов сигнала V x(t,), а результаты сравнений сигнала U„ со шкалой нечетных квантов запоминаются в регистре 6 и поступают на информационные входы мультиплексора 11, на адресные входы которого поступает код с выходов шифратора 10. В соответствии с этим кодом иэ всех результатов сравнений, записанных в регистр 6 в момент с ) на выход мультиплексора поступает один результат сравнения сигнала U „(t,) с уровнем ближайшего опорного напряжения, которое отличается от сигнала Ux(to) на величину, меньшую, чем U / 2 "", т.е. на выходе мультиплексора формируется значение младшего разряда P+1 "разрядного эквивалента сигнала V„(t,) . На временных диаграммах (фиг ° 2) показаны сигналы трехразрядного 5 устройства, содержащего четыре компаратора 3 и четыре компаратора 4, В момент t, н регистре 5 запоминается унитарный код двойки, так как сигнал Ug " И„(,) < U» а в регистре бунитарный код двойки, так как сигнал И, 0 (t<) < U . К моменту t, код ре гистра 5 преобразуется приоритетным шифратором 10 B двоичный Kola, двойки, который floe пает на старшие выходные шины устройства и адресные входы мультиплексора 11. В соответстнии с этим кодом на выход мультиплексора 11 поступает равный нулю результат сравнения сигнала U„(t,) с опорным уровнем U, Таким образом, к моменту t, на выходах устройства формируется код 1001= =4„, что соотнетствует сигналу 4U)„/ 25 /8 0 (to) c 5Б„/8 ° В предлагаемом устройстве, содержащем делитель иэ 2 резисторов, обеспечивается формирование P+1-разрядной оценки входного сигнала U „. З0 Причем, поскольку средние входные токи I „, и I компараторов 3 и 4 равны по величине, но противоположны по направлению, то величина дифференциальной нелинейности от входных токов равна 2 /I р. R+2 Е р. R) /2, где .Ip Е и» Евх I „, — средний нходной ток компараторов 3; I „ -- средний входной ток компараторов 4. Таким образом, устройство имеет в два раза лучшую разрешающую способность и в Е»,/Iр,раз меньшую диффе45 ренциальную нелинейность одновременно, Формула иэобре тения Аналого-цифровой преобразователь ) содержащий резистивный делитель нап50 ряжения, первый и второй входы ко торого подключены соответственно к общей шине и шине опорного напряжения, а выходы соединены с первыми входами первой группы п-каскадных 55 стробирующих компараторов, вторые входы которых объединены и подключены к выходу аналогового сумматора, первый вход которого является шиной входного сигнала, а второй вход сое1464289 динен с выходом источника смещения, а стробирующие входы первой группы и-каскадных стробирующих компараторов подключены к шине стробирующего сигнала, приоритетный шифратор, о т л и ч а ю шийся тем, что, с I целью повышения быстродействий и точности, в него введена вторая группа и-каскадных стробирующих компараторов, мультиплексор и элемент за" держки, через которые шина входного сигнала соедин на с первыми входами второй группы стробирующих компараторов, вторые входы которых обьединены с соответствующими входами первой группы и-каскадных стробирующих компараторов, причем входные каскады первой и второй групп и-каскадных 6 б стробирующих компараторов выполнены на транзисторах противоположной Роводимости, стробирующие входы Второй 5 группы п-каскадных стробирукщих компараторов соединены с,шиной стррбирукяцего сигнала, выходы через приоритетный шифратор соединены с управля ющим входом мультиплексора и являются выходной шиной старших разрядов, . информационные входы мультиплексора соединены с соответствующими выходами.: первой группы и-каскадных стробирующих компараторов, а выход является выходной шиной младшего разряда, при этом источник смещения выполнен на масштабирующем усилителе, ° вход кото" рого подключен к шине опорного нап- . ряжения. l464289 Жги 8 .Составитель В.Махнанов Редактор Н.Рогулич Техред Л.Олийнык Корректор И.Муска Заказ 833/58 Тираж 879 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101
