Программируемая логическая матрица

 

Изобретение относится к области вычислительной техники и может быть использовано при проектировании устройств распознавания образов. Целью изобретения является расширение области применения программируемой логической матрицы (ПЛМ) за счет возможности обработки непрерывных входных сигналов. Для достижения этой цели ПЛМ содержит аналоговые инверторы 1 и пороговые элементы 6, с помощью которых производится настройка на заданное значение непрерывного сигнала в каждом разряде входного кода. Значение выходных сигналов элементов И 2 тем больше, чем ближе значения входных сигналов к заданным значениям сигналов настройки во всех разрядах входного кода. Выходные сигналы элементов И 2 обрабатываются с помощью порогового блока 4, элементов ИЛИ 3 и элементов НЕ 5. 1 з.п. ф-лы, 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)4 G 11 С 17/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И О!НРЫТИЯМ

ПРИ ГКНТ СССР (21) 4302469/24-,24 (22) 13.07.8? (46) 15.04.89. Вюл. II 14 (72) И.H.Àãååíêî (53) 681.327.66 (088.8 ) (56) .Зарубежная радиоэлектроника, 1979, В 1, с. 67-83 °

Авторское свидетельство СССР

9 1325458, кл. С ll С 17/00, 1986. (54) ПРОГРАММИРУЕМАЯ ЛОГИЧЕСКАЯ

МАТРИЦА (57) Изобретение относится к области вычислительной техники и может быть использовано при проектировании устройств распознавания образов.

Целью изобретения является расширение области применения программируе„„Я0„„1472949 А1 мой логической матрицы (ПЛМ7 за счет возможности обработки непрерывных входных сигналов. Для достижения этой цели IUIN содержит аналоговые инверторы I и пороговые элементы 6, с помощью которых производится настройка на заданное значение непрерывного сигнала в кажпом разряде входного кода. Значение выходных сигналов элементов И 2 тем больше, чем ближе значения входных сигналов к заданным значениям сигналов настройки во всех разрядах входного кода. Выходные сигналы элементов И 2 обрабатываются с помощью порогового блока 4, элементов ИЛИ 3 и элементов НЕ 5.

I з и, ф mr 1 ил.

)472949

Изобретение относится к вычислительной технике и может быть использовано при проектировании устройств распознавания образов.

Целью изобретения является рас5 ширение области применения программируемой логической матрицы (ПЛМ) за счет возмджности обработки непрерывных входных сигналов. 10

Схема ПЛМ приведена на чертеже.

IUIM содержит m аналоговых инверторов 1, k элементов И 2, п элементов

ИЛИ 3 (m, k, n — число входов, термов и выходов ПЛМ), пороговый блок

4, k элементов НЕ 5 и 2km разностных элементов 6.

Каждый элемент И 2 имеет 2 m входов; каждый разряд на элемент И поступает в прямом Х; и инвертированном Х; 20 виде. Элемент И содержит, резисторы связи 7, транзисторы связи и-р-итипа 8 и суммирующий резистор 9, Разностный элемент состоит из задающего переменного резистора 10, 25 разностного резистора 11, двух согласующих резисторов l2 и )3, сумми-. рующего 14 и вычитающего 35 транзисторов. На чертеже показаны также входы. 16 и,выходы 17 IIJIM, вход )8 сбро- 30

ca IIJlM, выходы 19 элементов И,шины 20 положительного питания, 21 отрицательного питания и 22 нулевого потенциала.

ПЛМ работает следующим образом.

Примем величины питающих напряжений на кинах 20 и 21 равными соответственно плюс и минус единице, Для занесения непрерывной величины, например 0,3, в i-й разряд элемента И 4р

-(i = I m) необходимо в ревностных элементах 6 этого разряда установить регулируемые. выводы задающих резисторов 10 так, чтобы,их потенциалы были равны U, = -0,3 и U; = -0,7 для прямого и инвертированного входов разряда соответственно. Если величины согласующих резисторов 12 и 13 и разностного резистора 11 подобраны так, что коэффициенты передачи транзисторов 14 и 15 близки к единице, т.е.

1о 14 R << Р15 R 1б м 1

R1> +r„R 1m+ ã, 55 где р 14, p Iq — коэффициенты усиления по току транзисторов 14 и 15. r 1 — их входные сопротив14 р пения;

R, R q — величины, сопротивле" ний разностного 11 и согласующего 12 и

13 резисторов; то выходные сигналы разностных элементов 6 i-ro разряда будут равны

0,3-X 1 и 0,7-Х; для прямого Х; и инвертированного Х; входных сигналов данного разряда. Такому же требованию, т.е. равенству единице коэффициента передачи, должны удовлетворять и аналоговые инверторы, в этом случае инвертированный сигнал Х,. будет равен 1 - Х, Пусть теперь на входы 16 поступает в i-м разряде код, значение которого Х; равно 0,3, и, соответственно, X после элемента 1 равно

0,7. На выходе разностных элементов

6 данного разряда присутствуют нулевые потенциалы., О,З-Х = 0,3-0,3=

= О и 0,7-X; = О, транзисторы связи

8 заперты и падение напряжения на суммирующем резисторе 9.элемента

И 2, обусловленное i-м разрядом, равно -нулю.

При любом отклонении входного сигнала Х 1 от заданной величины 0,3, например X; = 0,1 (или 0,8), на выходах разностных элементов i-ro разряда присутствуют следующие потенциалы: 0,3 - Х; = 0,3 — 0,1

= 0,2 и.0,7 — Х; =.0,7 - 0 9 - =-0,2 или 0,3 — Х; = 0,3-0,8..= -0,5 и

Ор7 — X; = Oр7 — 0,2 = 0,5 °

В случае. Х,- = 0,1 открыт транзистор 8 связи, соответствующий прямому входу Х;, .в случае X; = 0,8 открыт входной транзистор 8 связи, соответ" ствующий инвертированному входу Х, Чем больше отклонение входного сигнала Х от заданной величины в элементе И, тем большее падение напря- . жения он вызывает на суммируницем резисторе 9. Вес разряда в общей сумме определяется резистором 7 связи.

Таким образом, на выходах 19 элемента И 2 присутствуют различные по величине сигналы, при этом наибольший выходной сигнал одного из элементов И говорит о наилучшем совпадении входного кода с его содержимым. Если этот наибольший сигнал превышает порог срабатывания блока

4, то последний переходит в состояние, соответствующее данному элементу И (после поступления на вход 18

1472949 блока 4 установочного импульса), и на выходах 17 ПЛМ появляется код, соответствующий выбранному элементу

И. В противном случае информация на выходе ПЛМ отсутствует.

При идеальном совпадении входного кода с кодом одного из элементов И все транзисторы 8 этого элемента И закрыты, ток через суммирующий резистор 9 отсутствует, а на выходе

19 селектора присутствует потенциал, равный 1, т.е. максимально возможный.

Для эталонных образцов, заносимых 15 в ПЛМ и представляющих собой, например, символы букв, цифр, задающие резисторы 10 в разностых элементах

Ь могут быть рассчитаны заранее и изготовлены методом напыления (при 20 изготовлении ПЛМ в интегральном исполнении).

Ф о р м у л а и э о б р е т е н.и я регулируемый вывод — c первым выводом второго согласующего резистора, вто40 рой вывод которого соединен с базой суммирующего транзистора п-р-п-типа, база вычитающего транзистора р-и-р" типа соединена с первым, выводом первого согласующего резистора, второй вывод которого является входом разностного элемента.

Составитель А.Дерюгин

Редактор Л.Веселовская Техред А.Кравчук Корректор JI,8àHöeIIà

Заказ 1717/50 Тираж 558 Подписное

ВЯИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101

1. Программируемая логическая матрица, содержащая элементы И, каждый из которых состоит из транзисторов связи п-р-п-типа, резисторов связи и суммирующего резистора, первый вывод которого подключен к шине положительного питания матрицы, эмиттеры транзисторов связи Il p-Il типа соединены с шиной нулевого потенциала матрицы, а базы — с первыми выводами соответствующих резисторов связи, блок элементов ИЛИ, выходы которого являются выходами програм- . мируемой логической матрицы, пороговый блок и элементы НГ, выходы которых соединены с входами блока элементов ИЛИ, а..входы — с выходами порогового блока, входы которого соединены с вторыми выводами суммирующих резисторов соответствующих элементов И, а вход сброса является установочным входом программируемой

35 логической матрицы, о т л и ч а ющ а я с я тем, что, с целью расширения области применения за счет возможности обработки непрерывных входных сигналов, она содержит группы разностных элементов и аналоговые инверторы, входы. которых являются входами программируемой логической матрицы, входы разностных элементов нечетных и четных групп в каждой строке соединены соответственно с входами и выходами аналоговых инверторов, выходы разностных элементов каждой группы соединены с одноименными вторыми выводами резисторов связи, а коллекторы транзисторов связи и-р-и-типа — с вторыми выводами суммирующих резисторов соответствующих элементов И.

2. Матрица по п.1, о т л и ч а ю— щ а я с я тем, что, разностный элемент содержит задающий переменный резистор, разностный резистор, первый и второй согласующие резисторы, суммирующий транзистор и-р-и-типа и вычитающий транзистор р-п-р-типа, эмиттеры которых соединены соответственно с шинами отрицательного и положительного питания матрицы, а коллекторы являются выходом разностного элемента, и соединены с первым выводом разностного резистора, второй вывод которого соединен с шиной нулевого потенциала и первым выводом задающего переменного резистора, второй вывод которого соединен с шиной отрицательного питания матрицы, а