Устройство для сопряжения однородной вычислительной структуры

 

Изобретение относится к области вычислительной техники и предназначено для сопряжения отдельных микроЭВМ или микропроцессоров в однородную вычислительную структуру. Целью изобретения является повышение быстродействия устройства для сопряжения однородной вычислительной структуры. Поставленная цель достигается введением в устройство дополнительно счетчика 2 основной адресной последовательности, блока 5 анализа состояния, блока памяти 4 приема, блока памяти 3 передачи, коммутатора 12 блока памяти приема, счетчика 13 адреса приема, коммутатора 10 блока памяти передачи, счетчика 11 адреса передачи и регистра адреса 7. 4 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСНУБЛИН

„„SU„„1474682 (51)4 G 06 F 15/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ

ПРИ ГННТ СССР (21) 4305635/24-24 (22) 10.06.87 (46) 23.04.89. Бюл. Р 15 (72) В.Н.Максименко, Д.А.Бурштейн и Ю.Д.Осипенко (53) 681.325(088.8) (56) Авторское свидетельство СССР

9 1273940, кл. G F 15/16, 1987.

Авторское свидетельство СССР

9 769523, кл. G 06 F 3/04, 1980.

I (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ СТРУКТУРЫ (57) Изобретение относится к области вычислительной техники и предназначено для сопряжения отдельных микроЭВМ или микропроцессоров в однородную вычислительную структуру.

Целью изобретения является повышение быстродействия устройства для сопряжения однородной вычислительной структуры. Поставленная цель достигается введением в устройство дополнительно счетчика 2 основной адресной последовательности, блока 5 анализа состояния, блока памяти 4 приема, блока памяти 3 передачи, коммутатора 12 блока памяти приема, счетчика 13 адреса приема, коммутатора

10 блока памяти передачи, счетчика

11 адреса передачи и регистра адреса 7 ° 4 ил.

74682 2

55! 14

Изобретение относится к области вычислительной техники и, в частности, предназначено для сопряжения отдельных микроЭВМ или микропроцессоров в однородную вычислительную структуру.

Целью изобретения является повышение быстродействия устройства для сопряжения однородной вычислительной структуры.

На фиг.l представлена структурная схема устройства для сопряжения однородной вычислительной структуры; на фиг.2 — схема блока анализа состояния; на фиг.3 — схема блока настройки, на фиг,4 - схема однородной вычислительной структуры.

Структурная схема устройства для сопряжения однородной, вычислительной структуры (фиг,l) содержит блок

1 коммутации, счетчик 2 основной адресной последовательности, блок 3 памяти передачи, блок 4 памяти приема, блок 5 анализа состояния, регистр

6 состояния, регистр 7 адреса, блок

8 настройки, дешифратор 9 адреса регистра, коммутатор 10 блока памяти передачи, счетчик 11 адреса передачи, коммутатор 12 блока памяти приема, счетчик 13 адреса приема, системный информационный вход-выход 14 устройства, синхронизирующий вход 15 устройства, машинный информационный вход-выход 16 устройства, адресный вход 17 устройства, управляющий вход 18 устройства, выход 19 запроса прерывания устройства, информационный выход 20 блока коммутации, информационный выход 21 блока памяти передачи, выход 22 счетчика основной адресный последовательности, выход

23 блока настройки, выход 24 блока анализа состояния, управляющий выход

25 регистра состояния, второй информационный выход 26 регистра адреса, выход 27 переполнения счетчика адреса приема и выход 28 дешифратора. адреса регистра.

Блок анализа состояния (фиг.2) содержит дешифратор 29 флаговой комбинации, линию 30 задержки, первый

31, второй 32, третий 33 и четвертый

34 элементы И, первый элемент ИЛИ 35.

Блок настройки (фиг.3) содержит регистр ЗЪ кода настройки, дешифратор

37 кода настройки, регистр 38 дополнительных временных позиций передачи, регистр 39 дополнительных вре5

45 менных позиций приема, памяти 40 и шестой 41 элементы И, первый 42, второй 43, третий 44 и четвертый 45 компараторы, седьмой элемент И 46, второй 47 и третий 48 элементы ИЛИ.

Однородная вычислительная структура (фиг.4) содержит устройство 49 для сопряжения, элементарные микроЭВМ (ЭМ) 50, информационную шину 14, синхронизирующую шину 15, информационные шины 16 микроЭВМ, адресные шины 17 микроЭВМ, управляющие шины

18 микроЭВМ, линии 19 запроса прерывания микроЭВМ.

Обмен информацией между отдельными 3N осуществляется по информационной шине 14, которая представляет собой синхронную шину с временным уплотнением, на которой организовано

2N временных позиций. Структура может содержать до N ЭВМ, на каждой из которых закреплена одна временная позиция, на которой ЭМ разрешена передача на шину 14 Н временных позиций, не закрепленных за ЭВМ, они являются динамически перераспределяемыми н используются для организации высокоскоростных каналов передачи информации.

Номер временной позиции, закрепленной за некоторой ЭВМ, является идентификатором (адресом) данной ЭВМ.

Если ЭВМ в некоторый момент не имеет информации для передачи, то ее устройство для сопряжения выводит на временную позицию, закрепленную за данной ЭМ, флаговую комбинацию. При наличии у некоторой ЭВМ сообщения для передачи это сообщение побайтно выставляется на шину 14 временных позиций, закрепленных за данной ЭВМ, и на предоставленных для данного обмена дополнительных временных позиций, причем первым байтом сообщения, выставляемым на шину 14, должен быть идентификатор ЭВМ, который данное сообщение адресуется.

В однородной вычислительной системе могут быть организованы информационные обмены двух типов — индивидуальные и транслянционные. При трансляционном обмене первым байтом сообщения является не адрес ЭВМ, а код трансляционной передачи, не совпадающий ни с одним из используемых адресов ЭВМ.

Каждый обмен включает в себя передачу информационного пакета ЭВМ—

1474682 источником сообщения и прием пакета

3ВМ-адресатом сообщения.

Устройство для сопряжения работает следующим образом.

Процесс передачи сообщения состо5 ит из трех фаз — настройки, накопления информационного пакета в блок 3 памяти передачи и собственно передачи сообщения по шине 14.

l0

Перед началом накопления информационного пакета в блок 3 памяти микроЭВМ по шине 16 считывает и анализирует содержимое регистра 6 состояния. Если признак "Идет передача" находится в пассивном состоянии, то настройка и накопление сообщения раз-. решены.

В процессе настройки микроЭВМ записывает в регистр 36 настройки код 20 настройки, разрешающий или запрещающий использование для передачи дополнительных временных позиций, и, если использование их разрешено, записывает в регистр 38 дополнительных 25 временных позиций передачи номер . группы дополнительных временных позиций. Для записи информации в регистр 36 микроЭВМ выставляет на шину

17 адрес регистра, на шину 16 — данные, а на шину 18 — сигнал записи в регистр. Адресная информация поступает по шине 17 на вход дешифратора 9 адреса регистра. Сигнал выбора регистра 36 с выхода дешифратора 9 по

35 шине 28 поступает на первый управляющий вход регистра 36, на второй управляющий вход которого поступает сигнал записи в регистр по шине 18, а на информационный вход » код на- 40 стройки по шине 16. Аналогично производится запись информации в регистр 38.

В процессе накопления сообщения микроЭВМ побайтио записывает в блок памяти 3 сообщение. Первым байтом сообщения является идентификатор адреса последним байтом является флаго-, вая комбинация. Для чтения регистра

6 микроЭВМ выставляет на шину 17

50 адрес регистра состояния, а на шину

18 сигнал чтения регистров. С выхода дешифратора 9 адреса регистра сигнал разрешения по шине 28 поступает на вход разрешения чтения регистра 6, а сигнал чтения регистров с шины 18 .55 поступает на вход чтения записи регистра 6. При этом содержимое последнего выставляется на шину 16. Для записи одного байта информации в блок 3 памяти микроЭВМ выставляет на шину 17 адрес ячейки блока 3 памяти, на шину 16 — байт информации, а на шину 18 — сигнал записи блока памяти.

Сигналы с шин 17 и 18 поступают на первый адресный вход записи коммутатора 10 блока памяти передачи. На разрешающий вход коммутатора 10 по шине 25 поступает сигнал "Идет передача". Нри пассивном состоянии этого сигнала на управляющий вход блока 3 памяти проходят сигналы с первого адресного и входа записи коммутатора

10, Кахдый байт, записываемый в блок

3 памяти, поступает по шине 16 также на 11-й вход дешифратора 29 блока 5 анализа состояния. Если очередной байт совпадает с флаговой комбинацией, на выходе дешифратора 29 формируется сигнал, поступающий по шине

24 в регистр состояния и устанавливающий сигнал "Идет передача" в активное состояние. Переход сигнала

"Идет передача" в регистре 6 состояния в активное состояние приводит к началу вывода сообщения блока 3 памяти на шину" 14. Этот сигнал на шине

25 поступает на вторые входы элементов И 40 и 46 блока настройки (фиг.3)

На первый вход элемента И 46 поступает сигнал с выхода компаратора 42, формирующийся при совпадении основной адресной последовательности, поступающей на первый информационный вход компаратора 42 по шине 22, с собственным адресом данной ЭВМ, устанавливаемым на втором информационном входе компаратора 42 с помощью перемычек. Таким образом, на выходе компаратора 42 формируется сигнал, совпадающий с временной позицией, закрепленной заданной ЭВМ. Основная адресная последовательность формируется счетчиком, на выход которого по синхронизирующей шине 15 поступают сигналы тактовой и цикловой синхронизации.

На первый вход элемента И 40 поступает с выхода дешифратора 37 кода настройки сигнал, разрешающий или запрещающий использование при передаче дополнительных временных позиций.

Выходной сигнал элемента И 40 поступает на управляющий вход коипаратора

43 и, если использование дополнительных временных позиций разрешено,на

74682 6

5 14 выходе компаратора 43, на первый информационный вход которого поступает по шине 22 основная адресная последовательность, а на второй информационный вход — сигнал с выхода регистра 38, появляется сигнал для передачи. Сигналы с выхода элемента И

46 и компаратора 43 поступают соотвественно на первый и 11-й входы элемента ИЛИ 47, на выходе которого формируется сигнал тактовой последовательности передачи, поступающей по шине 23 на тактовый вход счетчика 11 адреса передачи. На вход разрешения последнего поступает по шине

25 сигнал "Идет передача", активное состояние которого разрешает работу счетчика 11. При активном состоянии сигнала "Идет передача" адрес с выхода счетчика 11 и сигнал тактовой последовательности через второй адресный и разрешающий входы коммутатора 10 поступают на управляющий вход блока 3 памяти и управляют выдачей информации из блока 3 памяти на шину 21. По шине .21 информационный пакет побайтно поступает на информационный вход блока 1 коммутации, откуда он поступает на шину 14 в моменты времени, определяемые сигналом ,тактовой последовательности передачи, поступающим по шине 23 на управляющий вход блока и на первый вход дешифратора 29 блока 5 анализа состояния (фиг.2). С третьего выхода дешифратора 29 сигнал поступает на первый вход элемента И 34, на второй вход которого по шине 23 поступает сигнал тактовой последовательности передачи. Если дешифратор 29 определяет появление флаговой комбинации на шине 21 в момент времени, определяемый сигналом тактовой последовательности передачи, на выходе элемента И 34 формируется сигнал, который по шине 24 поступает на вход регистра б состояния и переводит сигнал "Идет передача" в пассивное состояние. Устройство для сопряжения готов к передаче следующего сообщения.

Процесс приема состоит из четырех фаз: настройки, ожидания сообщения, накопления сообщения в блок 4 памяти приема, чтения микроЭВМ сообщения иэ блока 4 памяти.

Настройка выполняется после окончания приема очередного сообщения

40 для подготовки к приему следующего сообщения. При настройке микроЭВМ записывает в регистр 36 кода настройки блока 8 настройки (фиг.3) код настройки, разрешающий или запрещающий использование для приема дополнительных временных позиций, а в регистр 39 номер группы дополнительных временных позиций. Процесс настройки приема производится аналогично процессу настройки передачи.

В процессе ожидания сообщения информация, поступающая в устройство для сопряжения по шине 14 анализиру-, ется в блоке 5 анализа состояния (фиг.2). С выхода блока 1 коммутации информация по шине 20 поступает на третий вход дешифратора 29, на третьем выходе которого появляется "Лог ° !", если входной байт совпадает с флаговой комбинацией. Сигнал с третьего выхода дешифратора.29 поступает на первый (инвертирующий) вход элемента

И 32 и на информационный вход линии

30 задержки, на тактовый вход которой поступает по шине 22 тактовая частота шины. Линия 30 задержки задерживает входной информационный сигнал на один цикл шины 14 и на выходе он появляется через определенное количество тактов после поступления на вход. Выходной сигнал линии задержки поступает на второй вход элемента И 32, "Лог.l" появляется на выходе элемента И 32 в случае, если на временной позиции, на которой в предыдущем цикле шины 14 передавалась флаговая комбинация, в текущем цикле передается байт информации, отличный от флага. Сигнал с выхода элемента И 32 поступает на первый вход элемента И 33, на второй и третий входы которого по шине 25 поступают соответственно сигналы "Прием" и "Сообщение" из регистра 6 состояния. При пассивном состоянии этих сигналов на выходе элемента И 33 появляется сигнал "Лог.l", который поступает на управляющий вход дешифратора 51, разрешая его работу. Цешифратор 5! сравнивает поступивший по шине 20 байт информации с собственным адресом данной ЭВМ и кодом трансляционной передачи и при совпа" денни формирует сигнал, который по шине 24 поступает в регистр 6 состояния и устанавливает сигнал "Прием" шины 25 в активное состояние.!

474682

При переходе сигнала ЯПриемп в активное состояние в регистре 7 адреса фиксируется текущее состояние основной адресной последовательности, соответствующее временной позиции., 5 на которую поступает сообщение. При этом сигнал ЯПриемп поступает на вход разрешения регистра 7 по шине

25, а основная адресная последовательность на информационный вход регистра 7 по шине 22„

Сигнал "Прием" по шине 25 поступает на вход разрешения счетчика 13 адреса приема и вход разрешения коммутатора 12. Активное. состояние этого сигнала разрешает работу счетчика 13 и подключает к управляющему входу блока 4 памяти второй адресный и разрешающий входы коммутатора 12. 2п

Сигнал "Прием" по шине 25 поступает в блок 8 настройки (фиг.3) на управляющий вход компаратора 44 и второй вход элемента И 41, на первый вход которого поступает с выхода де- 25 шифратора 37 кода настройки сигнал разрешения дополнительных временных позиций приема ° При активном состоянии сигнала Прием 1 разрешается работа компаратору 44, а при одновре- 30 менном разрешении дополнительных временных позиций для приема и кампаратору 45, на управляющий вход которого поступает сигнал с выхода элемента И 41. На первые информацион35 ные входы компараторов 44 и 45 по шине 22 поступает основная адресная последовательность, а на вторые информационные входы — соответственно адрес ЭВМ--источника сообщения с выхода регистра 7. по шине 26 и номер группы дополнительных временных позиций с выхода регистра 39. На выходе компаратора 44 формируется импульсная последовательность, соответствующая временной позиции, закрепленной за ЭВМ-источником сообщения, а на выходе компаратора 45 импульсная последовательность, соответствующая дополнительным времен- 5А ным позициям, выделенным для данного обмена. Сигналы с выходов компараторов 44 и 45 поступают соответственно на первый и второй входы элемента ИЛИ 48, на выходе которого фор- 55 мируется тактовая последовательность приема, которая поступает на шину 23, Тактовая последовательность приема по шине 23 поступает на тактовый вход счетчика 13 адреса приема и управляет формированием адреса приема, а также на тактовый вход коммутатора

12 блока памяти приема. С выхода коммутатора 2 тактовая последовательность приема и адрес приема поступают на управляющий вход блока памяти приема и управляют запп ью в блок 4 памяти приема, поступающей по шине

20 информации. Тактовая последовательность приема поступает также на второй вход элемента И 34 в блоке анализа cocroяния, на. первый вход которого поступает сигнал с третьего выхода дешифратора 29, а на третий вход — сигнал "Прием" с шины 25. С выхода элемента И 34 сигнал поступает на первый вход элемента iH 35, на второй вход которого поступает по линии 27 сигнал переполнения с выхода переполнения счетчика 13 адресов приема. При обнаружении в дешифраторе 29 флаговой комбинации на временной позиции определяемой тактовой последовательностью приема, при активном состоянии сигнала Прием или при появлении сигнала ошибки на выходе схемы ИПИ 35 формируется сигнал, поступаюший по шине 24 в регистр

6 состояния и устанавливающий в активное состояние сигнал Сообщение" и в пассивное состояние сигнал "Прием" шины 25. Одновременно устанавливается в активное состояние сигнал запрос прерывания на линии 19.

Сигнал ошибки с линии 27 по шчне 24 также поступает в регистр 6.состояния и устанавлчвает в активное состояние сигнал "Ошиока 1., Появление сигнала запроса прерывания является для микроЭВМ сигналом о том, что в блоке 4 памяти приема имеется поступившее с шины 14 сообщение, МикроЭВМ читает содержимое регистра 6 состояния, проверяя отсутствие ошибки приема. Затем микроЭВМ читает из регистра 7 адреса адрес

ЭВМ-источника сообщения.

После этого микроЭВМ побай=но считывает блок 4 памяти приема, накопленное там сообщение. При этом пассивное состояние сигнала Прием" обеспечивает подключение через коммута-, тор 12 блока памяти приема на управляющий в .îä блока 4 памяти адреса с шины 17 и управляющего сигнала "Чтение" блока памяти с шины 18. С вы1474682 хода блока 4 памяти информации по шине 16 поступает на вход микроЭВМ.

Считывание микроЭВМ из очередной ячейки блока 4 памяти флаговой комбинации является признаком окончания чтения сообщения. МикроЭВМ выполняет подготовку к приему следующего сообщения, записывая в регистр 36 настройки соответствующий код настройки,, а з регистр 39 — номер группы дополнительных временных позиций, разрешенных для следующего обмена.

После этого микроЭВМ записывает в регистр 6 состояния кодовую комбинацию, уст аназлив ающую в и ас с ив но е состояние сигналы Сообщение" и "Ошибка". Устройство готово к приему сле- 20 дуницего сообщения, Формула и з о б р е т е н и я Устройство для сопряжения однородной вычислительной структуры,содержащее блок коммутации, регистр состояния, блок настройки, дешифратор адреса регистра, причем системный информационный вход-выход устрой- 30 ства является входом-выходом блока коммутации, машинньгй информационный вход-выход устройства соединен с информационным входом-выходом регистра состояния и с входом кода настрой- Зу ки, блока настройки, адресный вход устройства подключен к информационному входу дешифратора адреса регистра, управляющая вход устройства соединен с входом чтения (записи) 40 регистра состояния и блока настройки и с управляющим входом дешифрато-... ра адреса регистра, выход запроса прерывания устройства является выходом запроса прерывания регистра g5 состояния, управляющий вход блока коммутации соединен с тактовым выходом блока настройки, вход разрешения приема передачи которого под-. ключен к управляющему выходу регист- 5п ра состояния, выход дешифратора адреса регистра соединен с входом разрешения чтения регистра состояния и входом выбора регистра блока настройки, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены счетчик основной адресной последовательности, блок памяти передачи, блок памяти приема., блок анализа состояния, регистр адреса, коммутатор блока передачи,коммутатор блока приема, счетчик адреса передачи, счетчик адреса приема, причем вход синхронизации устройства соединен со счетным входом счетчика основной адресной последовательности, выход которого подключен к тактовому входу блока анализа состояния, к информационному входу регистра адреса и к информационному входу блока настройки, машинный информационный вход-выход устройства соединен с информационным входом блока памяти передачи, с машинным информационным входом блока анализа состояния, с выходом блока памяти приема, с первым выходом регистра адреса, адресный вход устройства подключен к адресному входу блока анализа состояния, и к первым адресным входам коммутаторов передачи и приема; управляющий вход устройства соединен с входом записи коммутатора блока памяги передачи, с входом чтения коммутатора блока памяти приема, с входом чтения (записи ) регистра адреса, выход блока памяти передачи подключен к информационному входу передачи блока анализа состояния и к информационному входу блока коммутации, выход которого соединен с информационным в..одом приема блока анализа состояния и с информационным входом. блока памяти приема, выход коммутатора блока памяти передачи соединен с управляющим входом блока памяти передачи, тактовый выход блока настройки подключен к тактовым входам блока анализа состояния, коммутаторов приема и передачи и счетчиков адреса приема и передачи, управляющий выход регистра состояния соединен с входами разрешения регистра адреса, блока анализа состояния, коммутаторов приема и передачи и счетчиков адреса приема и передачи, выход счетчика адреса передачи подключен к второму адресному входу коммутатора блока памяти передачи, адресный выход счетчика адреса приема соединен с вторым адресным входом коммутатора, блока памяти приема, выход которого соединен с управляющим входом блока памяти приема, выход переполнения счетчика адреса приема подключен к входу ошибки блока анализа состояния, выход которого соединен с управляю1474682

12 щим входом регистра состояния, выход дешифратора адреса регистра подключен к входу разрешения чтения регистра адреса, второй выход которого соединен с адресным входом блока настройки.

1474682

Составитель В.Сычев

Редактор Н.Бобкова Техред Л.Сердюкова Корректор С.Шекмар

Заказ 1896/48 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101