Микросхема, обеспечивающая защищенность коммуникационных связей

 

Изобретение относится к безопасным микросхемам, которые выполняют криптографические способы и протоколы для различных информационно-технических применений. Технический результат заключается в повышении безопасности информации при передаче ее по незащищенной шине вычислительного блока. Микросхема содержит процессор, множество алгоритмических модулей, связанных через внутреннюю шину с процессором, и запоминающее устройство, связанное с внутренней шиной. 6 з.п. ф-лы, 3 ил.

Для обеспечения защищенности коммуникационных связей, например, обмена данными или речевой связи, используют криптографические алгоритмы для шифрования собственно данных связи. Различные алгоритмы служат, например, для обеспечения целостности, конфиденциальности или аутентичности передаваемых данных или защиты партнеров по связи.

Таким образом, требуются обеспечивающие защищенность коммуникационных связей микросхемы, которые реализуют криптографические способы и протоколы для различных информационно-технических применений.

Уже известны обеспечивающие защищенность коммуникационных связей модули, ориентированные на частные случаи применения, например, защитный модуль для защищенной передачи телефаксов (Сименс, DSM-Fax, защищенная передача факсов, "Техника обеспечения защищенности" компании "Сименс") или для шифрования телефонных разговоров (Сименс, DSM-Voice-Telephoning in Confidence, "Техника обеспечения защищенности" компании "Сименс", Luis Cypher, LC-1 Цифровой шифратор речи для защищенного от подслушивания телефонирования).

Кроме того, известны специальные, разработанные для асимметричных криптоалгоритмов контроллеры карт со встроенной микросхемой и сопроцессоры (IS-Aktuell, Produkte/Systeme, стр. 7-17 до 7-18, апрель 1993).

Известны также другие обеспечивающие защищенность коммуникационных связей микросхемы, в которых осуществляется или симметричный криптоалгоритм с аппаратной поддержкой, или асимметричный криптоалгоритм с только программной поддержкой или наоборот (L.Goldberg, Новая стратегия шифрования, использующая аппаратное и программное обеспечение для защиты данных в общественных сетях связи, Electronic Design, стр. 39-40, март 1995; G.Eberhard, Два новых криптопродукта фирмы Сименс: контроллер для карт со встроенной микросхемой SLE44C200 и сопроцессор SLE44CP2, процессоры для асимметричных алгоритмов, IS-Aktuell, стр. 7-17 до 7-18, апрель 1993).

Эти известные обеспечивающие защищенность коммуникационных связей модули имеют тот недостаток, что они ограничены только совершенно определенными применениями. Прежде всего, предусматривается или только асимметричный алгоритм для шифрования данных на одной отдельной защищенной микросхеме или только симметричное шифрование данных на микросхеме, оба с прямой аппаратной поддержкой.

Это ограничение приводит к еще одному недостатку известных решений, состоящему в том, что критичная для обеспечения защищенности информация в реализующем алгоритм шифрования вычислительном блоке передается частично по незащищенной шине вычислительного блока, например, при распределении криптографических ключей и передаче полезных данных, в результате чего может быть перехвачена.

В основе настоящего изобретения поэтому лежит задача создания обеспечивающей защищенность коммуникационных связей микросхемы, которая лишена вышеназванных недостатков.

Эта задача решается согласно изобретению посредством микросхемы, обеспечивающей защищенность коммуникационных связей, соединенной с прикладными аппаратными средствами через интерфейс данных и через интерфейс команд, содержащей процессор, множество алгоритмических модулей для осуществления алгоритмов шифрования, причем независимые алгоритмические модули связаны с процессором через внутреннюю для микросхемы шину и через внутреннюю для микросхемы шину данных с интерфейсом данных, и запоминающее устройство, которое связано с внутренней для микросхемы шиной.

В предложенной микросхеме по меньшей мере один алгоритмический модуль предназначен для осуществления симметричных алгоритмов шифрования.

В предложенной микросхеме по меньшей мере один алгоритмический модуль может быть предназначен также для осуществления асимметричных алгоритмов шифрования.

Микросхема по изобретению дополнительно содержит модуль датчика времени, предназначенный для определения и предоставления абсолютного времени и/или относительного времени, который связан с процессором через внутреннюю для микросхемы шину.

При этом микросхема дополнительно также содержит сенсорный модуль и/или актуаторный модуль для обнаружения посягательства на защищенную микросхему и/или принятия мер безопасности при обнаружении посягательств на защищенную микросхему, которые связаны с процессором через внутреннюю для микросхемы шину.

Кроме того, предложенная микросхема содержит дополнительные алгоритмические модули для принятия дополнительных мер безопасности, например использования известных протоколов аутентификации или для осуществления способов для смены криптографического ключа или для генерирования криптографических ключей, причем дополнительные алгоритмические модули связаны с процессором через внутреннюю для микросхемы шину и через внутреннюю для микросхемы шину данных с интерфейсом данных.

Микросхема по изобретению характеризуется также тем, что алгоритмические модули выполнены с возможностью поддержки управления криптографическим ключом непосредственно в аппаратных средствах.

Защищенная микросхема полностью развязана от прикладных аппаратных средств и может "опрашиваться" только через интерфейс данных и интерфейс команд. Так как защищенная микросхема содержит собственный процессор, внутреннюю для микросхемы шину, к которой прикладные аппаратные средства не имеют доступа, а также различные алгоритмические модули, которыми реализуются различные меры защиты, основанные на асимметричных и симметричных алгоритмах, предложенная микросхема является универсально применимой и не выдает никакой существенной для обеспечения защищенности информации на прикладные аппаратные средства.

Таким образом прикладные аппаратные средства и прикладные программные средства вводятся, конфигурируются и согласуются без ухудшения защищенности различных криптофункций, которые реализуются алгоритмическими модулями.

Благодаря наличию сенсорного и актуаторного модулей в защищенной микросхеме становится возможным распознавать посягательства на эту микросхему и, вероятно, также реагировать на них стиранием всех данных.

Дополнительные алгоритмические модули в защищенной микросхеме позволяют реализовать расширение принимаемых мер безопасности и расширить таким образом применимость защищенной микросхемы.

Предпочтительный пример выполнения изобретения описан далее более подробно со ссылками на чертежи, на которых представлены: на фиг.1 - эскиз, который описывает возможную компоновку защищенной микросхемы; на фиг.2 - блок-схема, на которой представлены возможные алгоритмические модули; на фиг.3 - схема, иллюстрирующая выполнение защищенного датчика времени.

На фиг. 1 представлена компоновка защищенной микросхемы SC. Защищенная микросхема SC содержит по меньшей мере следующие компоненты: процессор Р, множество VZ независимых алгоритмических модулей AMi для осуществления алгоритмов шифрования, запоминающее устройство SP, интерфейс данных DS, который является независимым от производительности процессора Р, защищенный интерфейс команд BS, который ведет во внутреннюю для микросхемы шину данных DB или непосредственно в процессор Р, внутреннюю для микросхемы шину данных DB, через которую множество VZ независимых алгоритмических модулей AMi связано с интерфейсом данных DS, и
внутреннюю для микросхемы шину IB, с которой связаны все компоненты, кроме интерфейса данных DS.

За счет развязки интерфейса данных DS от внутренней для микросхемы шины IB возможности шифрования больше не зависят от процессора Р. Кроме того, внутренние данные микросхемы от внутренней для микросхемы шины IB не могут манипулироваться или, соответственно, подслушиваться непосвященными третьими лицами, в частности, на интерфейсе данных DS.

Защищенная микросхема SC может содержать следующие компоненты:
модуль датчика времени ZM,
сенсорный модуль SM и
актуаторный модуль АКМ.

Эти компоненты также связаны с внутренней для микросхемы шиной IB.

Для связи между отдельными компонентами, то есть для управления последовательностью операций, могут использоваться различные протоколы связи, независимо от протокола связи примененных прикладных аппаратных средств AHW.

Интерфейс данных DS и интерфейс команд BS являются единственными точками доступа для прикладных аппаратных средств AHW к защищенной микросхеме SC.

Прикладные аппаратные средства AHW не имеют другой возможности доступа к защищенной микросхеме SC и тем самым также к существенным для обеспечения защиты данным, которые применяются и/или запоминаются на защищенной микросхеме SC.

За счет этой развязки защищенной микросхемы SC от внешней среды для непосвященного третьего лица, то есть для посягателя, больше невозможно получить с защищенной микросхемы SC существенные с точки зрения обеспечения защиты данные.

Процессор Р может быть любым процессором с быстродействием, соответствующим требованиям предусматриваемого применения.

Алгоритмические модули AMi являются независимыми модулями, каждый из которых является "ответственным" специально за криптографический протокол или, соответственно, способ. Под этим понимаются, например, способы или протоколы для шифрования и дешифрования полезных данных, для защиты целостности, или для цифровой подписи или образования хэш-значений. Индекс i однозначно идентифицирует каждый алгоритмический модуль AMi. Он является любым натуральным числом в области от 1 до n. При этом n является количеством алгоритмических модулей AMi, реализованных на безопасной микросхеме SC.

Возможные примеры выполнения для алгоритмических модулей AMi поясняются ниже.

Алгоритмический модуль AMi является, например, модулем, который специально предусмотрен для осуществления криптографического симметричного способа SV, например, стандартного способа шифрования данных (= Data Encription Standart = DES). Модуль может быть выполнен так, что он может осуществлять DES-способ с различными длинами криптографического ключа, то есть также, например, тройной DES-способ. Другие симметричные криптографические способы могут быть реализованы в других алгоритмических модулях AMi.

В другом примере выполнения предусмотрено, что в алгоритмических модулях AMi можно выполнять также асимметричные криптографические алгоритмы AV. Примеры для асимметричных криптографических алгоритмов AV являются достаточно известными любому специалисту, например, RSA-способ.

Описанные выше симметричные алгоритмы шифрования SV и асимметричные криптографические алгоритмы AV могут быть предусмотрены как отдельно, так и вместе в различных алгоритмических модулях AMi на защищенной микросхеме SC.

На защищенной микросхеме SC может быть предусмотрено также множество алгоритмических модулей AMi одинакового типа для осуществления одного и того же способа, например, для повышения производительности защищенной микросхемы SC. Это может быть предусмотрено, например, таким образом, что один алгоритмический модуль AMi предусмотрен для обработки входящего потока данных, а другой алгоритмический модуль AMi того же типа предусмотрен для обработки исходящего потока данных.

Алгоритмические модули AMi служат также для шифрования полезных данных, которые через интерфейс данных DS открытым текстом подаются прикладными аппаратными средствами AHW на внутреннюю для микросхемы шину данных DB и могут шифроваться любым установленным аппаратным обеспечением AHW пользователя через интерфейс команд BS посредством способа шифрования, которым выбирается также примененный алгоритмический модуль AMi из множества VZ независимых алгоритмических модулей AMi.

Зашифрованные в любом алгоритмическом модуле AMi полезные данные снова передаются через внутреннюю для микросхемы шину данных DB и интерфейс данных DS теперь в зашифрованной форме к прикладным аппаратным средствам AHW.

Через интерфейс данных DS защищенной микросхеме SC с помощью прикладных аппаратных средств AHW сообщаются параметры соответствующего запроса на кодирование полезных данных. Это может быть, например, подлежащий применению алгоритм шифрования, длина криптографического ключа или подобные параметры, необходимые для шифрования полезных данных. Затем прикладные аппаратные средства AHW через интерфейс данных DS инициируют соответствующий способ, например, шифрование полезных данных.

Процессор Р управляет административными процедурами для шифрования данных в защищенной микросхеме SC и также описываемых в дальнейшем криптографических протоколов.

Однако процессор Р не транспортирует зашифрованные, расшифрованные или соответственно обработанные криптографическим способом полезные данные. Если они не транспортируются процессором Р, они транспортируются через внутреннюю для микросхемы шину данных DB, что обеспечивает дополнительное преимущество защищенной микросхемы SC, состоящее в том, что производительность шифрования SC не зависит от процессора Р.

Кроме того, за счет развязки внутренней для микросхемы шины данных DB от внутренней для микросхемы шины IB обеспечивается невозможность прослушивания и манипулирования на интерфейсе DS внутренними данными, которые транспортируются через внутреннюю для микросхемы шину IB.

Это приводит к значительному улучшению характеристик защищенности защищенной микросхемы SC по сравнению с известными защищенными модулями, так как существенные с точки зрения обеспечения защищенности данные, как например, применяемый для шифрования криптографический ключ, не может быть подслушан посторонним лицом.

В запоминающем устройстве SP запоминают как незашифрованные данные, так и данные, которые должны промежуточно запоминаться для осуществления криптоалгоритмов, например промежуточные криптографические ключи в способах, которые работают по принципу экспоненциальной смены криптографического ключа или промежуточные криптографические ключи, которые применяют в DES-способе.

Дополнительные алгоритмические модули AMi могут быть предусмотрены для осуществления различных мер защиты, например, известных протоколов аутентификации или также для осуществления способов для смены криптографического ключа или для генерирования криптографических ключей.

Посредством сенсорного модуля SM обнаруживаются физические посягательства на защищенную микросхему SC, оцениваются, и соответствующее сообщение передается через внутреннюю для микросхемы шину IB к процессору Р.

В актуаторном модуле АКМ по указанию процессора Р предпринимаются меры для отражения обнаруженных сенсорным модулем SM посягательств. Эти меры безопасности могут представлять собой, например, стирание всех запомненных в запоминающем устройстве на данный момент времени данных.

Модуль датчика времени ZM содержит по меньшей мере следующие компоненты:
интерфейс датчика времени ZIO,
контроллер датчика времени ZC,
счетную схему ZS, причем счетная схема ZS содержит по меньшей мере:
буфер данных DB,
счетчик реального времени RZ,
согласователь такта ТА, и
переключатель счетчика ZU.

Модуль датчика времени ZM выполняет автономные задачи, например, по обеспечению временных меток. Временные метки через интерфейс датчика времени ZIO выдаются в другие приложения защищенной микросхемы SC.

Контроллер датчика времени ZC осуществляет управление последовательностью операций модуля датчика времени ZM.

Интерфейс датчика времени ZIO представляет собой интерфейс шины модуля датчика времени ZM к внутренней для микросхемы шины IВ. Интерфейс датчика времени ZIO используется в первую очередь для того, чтобы осуществлять связь с внешними контроллерами, в случае защищенной микросхемы SC с процессором Р.

Предусмотрены также выводы для управления последовательностью операций криптографического протокола связи, то есть для управления связью с другими контроллерами, то есть с процессором Р. Кроме того, предусмотрен вывод, через который модуль датчика времени ZM сигнализирует о попытках манипуляции, которые были обнаружены сенсорным модулем SM, например, манипуляции с тактом. Другие выводы предусмотрены для обмена данными модуля датчика времени ZM, то есть абсолютного или относительного времени, которое определяется модулем датчика времени ZM.

В самом модуле датчика времени ZM не выполняются никакие криптоалгоритмы. Выполнение протоколов аутенфикации и иных мероприятий защиты обеспечивают другие предусмотренные модули защищенной микросхемы SC. Процессор Р осуществляет принятие решений и контроль права доступа через интерфейс датчика времени ZIO к модулю датчика времени ZM.

Контроллер датчика времени ZC обеспечивает управление интерфейсом датчика времени ZIO и счетной схемой ZC. Кроме того, контроллер датчика времени ZC принимает через интерфейс датчика времени ZIO логические команды от процессора Р.

Логические команды процессора Р интерпретируются контроллером датчика времени ZC и преобразуются во внутреннее управление модуля датчика времени ZM. Таким образом, контроллер датчика времени ZC контролирует функциональный ход операций всего модуля и представляет собой блок управления всего модуля датчика времени. Команды, которыми контроллер датчика времени ZC оказывает воздействие на ход операций модуля датчика времени ZM, могут, например, включать следующие операции:
установка часового времени модуля датчика времени ZM (дата, время, механизм синхронизации);
ввод загруженных параметров в действующую функцию часов;
считывание часового времени модуля датчика времени ZM;
установление функций календаря (месячный ритм, учет високосных годов, учет летнего времени и т.д.);
определение функции сброса часов, то есть установление того, должен ли сброс производиться в упорядоченное время или в любое время;
старт и остановка модуля датчика времени ZM;
параметрирование согласователя такта ТА, то есть установление параметров, которые требуются для согласователя такта ТА;
параметрирование разрешающей способности модуля датчика времени ZM, это значит установка, должен ли модуль датчика времени ZM измерять время в секундах, в миллисекундах или в микросекундах;
параметрирование формата передачи часового времени модуля датчика времени ZM;
считывание информации статуса через модуль датчика времени ZM;
параметрирование режима счета, то есть должен ли он производиться двоично или по модулю;
включение и выключение режима тестирования для модуля датчика времени ZM.

Кроме того, с помощью контроллера датчика времени ZC производят контроль доступа к данным и контроль функционального доступа. Под этим в данной связи следует, например, понимать:
доступ к модулю датчика времени ZM разрешен только после успешной проверки секретного номера;
доступ разрешен только после успешной аутентификации;
доступ разрешен только для считывания;
доступ разрешен только для записи.

Счетная схема ZS модуля датчика времени ZM содержит, как описано выше, счетчик реального времени RZ.

Счетчик реального времени RZ является счетной схемой, которая выполнена на каскадно-соединенных счетчиках по модулю. Каскадное соединение и синхронизация счетчика реального времени RZ могут осуществляться с учетом особенностей временных скачков, вызванных, например, за счет летнего времени или високосных годов и так далее. Для некоторых криптографических применений дополнительно предусмотрен счет "относительного" времени, то есть монотонно считающий двоичный счетчик достаточной длины соответственно необходимому времени.

Согласователь такта ТА служит для формирования подходящей временной базы для измерения времени в модуле датчика времени ZM при внешнем тактовом сигнале, как это имеет место, например, в случае обычных в настоящее время карт со встроенными микросхемами.

Буфер данных DB служит для запоминания данных, которые необходимы в модуле датчика времени ZM.

Кроме того, является предпочтительным, если алгоритмические модули AMi выполнены таким образом, что управление криптографическим ключом поддерживается непосредственно в аппаратном обеспечении. Это представляет, прежде всего при быстрой смене криптографического ключа между различно зашифрованными потоками данных, значительные преимущества в производительности. Это имеет особенное значение для пакетно-ориентированной связи, или в соединении передачи данных, или в системах коллективного применения, или мультимедийных применениях, например в локальной вычислительной сети (ЛВС), в которой к различным партнерам по связи должны передаваться и различным образом криптографически обрабатываться множество пакетов.

Формула изобретения

1. Микросхема (SC), обеспечивающая защищенность коммуникационных связей, соединенная с прикладными аппаратными средствами (AHW) через интерфейс данных (DS) и через интерфейс команд (BS), содержащая процессор (Р), множество (VZ) алгоритмических модулей (AMi, i= l. . . n) для осуществления алгоритмов шифрования, причем независимые алгоритмические модули (AMi) связаны с процессором (Р) через внутреннюю для микросхемы шину (IB) и через внутреннюю для микросхемы шину данных (DB) с интерфейсом данных (DS), и запоминающее устройство (SP), которое связано с внутренней для микросхемы шиной (IB).

2. Микросхема (SC) по п. 1, отличающаяся тем, что по меньшей мере один алгоритмический модуль (AMi) предназначен для осуществления симметричных алгоритмов шифрования (SV).

3. Микросхема (SC) по п. 1 или 2, отличающаяся тем, что по меньшей мере один алгоритмический модуль (AMi) предназначен для осуществления асимметричных алгоритмов шифрования (AV).

4. Микросхема (SC) по любому из пп. 1-3, отличающаяся тем, что дополнительно содержит модуль датчика времени (ZM), предназначенный для определения и предоставления абсолютного времени и/или относительного времени, который связан с процессором (Р) через внутреннюю для микросхемы шину (IB).

5. Микросхема (SC) по любому из пп. 1-4, отличающаяся тем, что дополнительно содержит сенсорный модуль (SM) и/или актуаторный модуль (АКМ) для обнаружения посягательства на защищенную микросхему (SC) и/или принятия мер безопасности при обнаружении посягательств на защищенную микросхему (SC), которые связаны с процессором (Р) через внутреннюю для микросхемы шину (IB).

6. Микросхема (SC) по любому из пп. 1-5, отличающаяся тем, что содержит дополнительные алгоритмические модули (AMi) для принятия дополнительных мер безопасности, например использования известных протоколов аутентификации или для осуществления способов для смены криптографического ключа или для генерирования криптографических ключей, причем дополнительные алгоритмические модули (AMi) связаны с процессором (Р) через внутреннюю для микросхемы шину (IB) и через внутреннюю для микросхемы шину данных (DB) с интерфейсом (DS).

7. Микросхема (SC) по любому из пп. 1-6, отличающаяся тем, что алгоритмические модули (AMi) выполнены с возможностью поддержки управления криптографическим ключом непосредственно в аппаратных средствах.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3