Устройство для отображения графической информации

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для вывода графической информации из ЭВМ. Цель изобретения - повышение быстродействия устройства. Для этого в устройство введен формирователь импульсов выборочного стирания с соответствующими функциональными связями. Изобретение позволяет повысить быстродействие устройства при редактировании фрагментов изображения за счет обеспечения возможности выборочного стирания части изображения. 1 з.п. ф-лы, 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

®114 С 09 С 1/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМЪ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPblTHRM

ПРИ ГКНТ СССР (21) 4284945/24-24 (22) 17.07.87 (46) 23.04.89. Бюл. 11 15 (71) Иосковский инженерно-физический институт (72) А.С. Вайрадян, А .А . Сахаров и О.Н. Цапко (53) 681.327.1 1 (088.8) (56) Авторское свидетельство СССР

В 930355, кл. G 09 G 1/08, 1982.

Авторское свидетельство СССР

9 11 53343, кл. G 09 G 1 /08, 1 984. (54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ГРАФИЧЕСКОЙ ИНчОРИАЦИИ

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для вывода графической информации из ЭВИ.

Цель изобретения — повышение быстродействия устройства.

На фиг. 1 представлена структурная схема устройства, на фиг. 2— функциональная схема блока выборочного стирания, на фиг. 3 — функциональная схема блока синхронизации, на фиг. 4 — фрагменты стираемых участков изображения.

Устройство содержит блок 1 намяти, дешифратор 2, блок 3 модуляции, распределитель 4 импульсов, блок 5 синхронизации, коммутатор б адреса, телевизионный индикатор 7, блок 8 преобразования координат, группу 9 элементов И. первый триггер 10, вто„,SU„„1474 24 А1

p7) Изобретение относится к области автоматики и вьиислительной техники и может быть использовано для вывода графической информации из ЭВИ.

Цель изобретения — повышение быстродействия устройства. Для этого в устройство введен формирователь импульсов выборочного стирания с соответствующими функциональными связями. Изобретение позволяет повы сить быстродействие устройства при редактировании фрагментов изображения sa счет обеспечения возможности выборочного стирания части изображения. 1 з.п. ф-лы, 4 ил.

2 рой триггер 11 и формирователь 12 импульсов выборочного стирания, первый 13 и второй 14 регистры, первый

15 и второй 16 блоки сравнения, первый 1? и второй 18 элементы И-НЕ,. .третий 19 и четвертый 20 триггеры, третий элемент И-НЕ 21, генератор

22 ычнульсов, счетчик 23 точек, счет. чик 24 строк, блок 25 дешифраторов, пятый 26, шестой 27, седьмой 28 и восьмой 29 триггеры, сумматор 30.

Устройство работает следующим обра зом.

В ревите записи координат точек при формировании изображения и считывания растрового эквивалента изображения из блока 1 памяти на экран телевизионного индикатора 7 предла гаемое устройство работает в соответствии с известньм.

1474724 телевизионной синхросмеси преобразуются сумматором 30 в телевизионный сигнал, который подается на синхровхад телевизионного индикатора 7.

Кадровые импульсы с выхода шестого триггера Zi поступают на тактовый вход первого триггера 10 для обеспечения режима стирания изображения.

В режиме стирания изображения по установочным входам третьего триггера 19 и четвертого триггера 20

Генератор 22 импульсов формирует имп уль сы высокой частоты, соответствующей требуемой дискретизации растра экрана по горизонтали, которые поступают на вход счетчика 23 точек.

Коэффициент пересчета счетчика 23 точек соответствует телевизионному стандарту длительности строчной развертки. Сигналы с выхода генератора

22 импульсов и младших разрядов счетчика 23 точек поступают на распределитель 4 импульсов, осуществляя его временную привязку к телевизионному синхросигналу. Сигнал с выхода стар- !5 шега разряда счетчика 23 точек поступает на вход счетчика 24 строк, который осуществляет пересчет строк изображений в кадре и имеет период пересчета, соответствующий длительности кадровой развертки.

Сигналы с выходов счетчика 23 точек и счетчика 24 строк поступают на первый и второй информационные входы коммутатора адреса 6, который в режиме считывания по сигналу из распределителя 4 импульсов подключает их к адресным входам блока

l памяти для выработки адреса считываемых ячеек из блока 1 памяти. Сигна- 30 лы со старших разрядов счетчика 23 точек и счетчика 24 строк поступают на. вторые входы соответственно первого 16 и второго 15 блоков сравнения для обеспечения режима выборочного стирания изображения. Сигналы с выходов счетчикса 23 точек и счетчика 24 строк поступают на входы блока 25 дешифраторов, который вырабатывает сигналы формирования строч-40 ного импульса, формируемого пятым триггером 26, кадрового импульса, формируемого шестым триггером 27, импульса строчной защитной полосы, формируемого седьмыми триггером 28, импульса кадровой защитной полосы, формируемого восьмым триггером 29.

Полученные таким образом компоненты подаются сигналы установки их либо в

"0", либо в "1",.в зависимости от рас положения стираемого участка изображения (фиг, 4 ) . По сигналу "3aпись", подаваемому на управляющий вход устройства, в первый регистр 13 заносится код 7, а во второй регистр 14 код "Х" для выбора стирае11 мого участка.. По сигналу Стирание

J поступающего на вход установки в "1" второго триггера 1, происходит установление его в "1". С выхода второго триггера 11 этот сигнал поступает на информационный вход первого триггера 10, в качестве которого используется D-триггер. На тактовый вход первого триггера 1 0 поступают из блока 5 синхронизации кадровые импульсы. Первый кадровый импульс установит. в "1" триггер 10, который управляет третьим элементом

И-НЕ 21 в течение ровно одного кадра до прихода следующего кадрового импульса. Инверсный выход первого триггера 1 0 сбрасывает в "0" второй триггер 11 и управляет первым 15 и вторым 16 блоками сравнения также в течение одного кадра, На вторые входы первого и второго блока 15 и 16 сравнения поступают сооуветственно старшие разряды второго счетчика 24 строк и первого счетчика 23 точек блока 5 синхронизации. На первые входы первого 15 и второго 16 блоков, сравнения поступают соответственно выходы первого регистра 13, хранящего код Y и второго регистра

14, хранящего код "Х". При равенстве двоичных кодов на первом и втором входах первого блока 15 сравнения, поступающих из первого регистра 13 и с выхода второго счетчика 24 строк блока 5 синхронизации, и при наличии разрешающего импульса от первого триггера 10 на выходе первого блока

l5 сравнения появится импульс отрицательной полярности, поступающий на первый элемент И-НЕ 17, Аналогично, при равенстве двоичньгх кодов на первом и втором входах второго блока 16 сравнения, поступающих из второго регистра 14 и с выхода первого счетчика 23 точек блока 5 синхронизации, и при наличии разрешающего и«пульса от первого триггера 10 на выходе второго блока 16 сравнения появится импульс отрицательной полярности, поступающий на вто24 6 рого соединен с адресным входом коммутатора адреса, первый и второй информационные входы которого соединены с первым и вторым выходами блока синхронизации, третий и четвертый выходы которого подключены к первому и второму управляющим входам распределителя импульсов, третий управляющий вход которого является входом сиг нала записи устройства, информационным входом которого является информационный вход распределителя импульсов, третий выход которого соединен с управляющим входом дешифратора, информационный вход которого подключен к первому выходу блока преобразования координат, второй и третий выходы которого соединены с третьим и четвертым информационными входами коммутатора адреса, выход которого соединен с адресным входом блока памяти, информационный вход которого соединен с четвертым выходом распределителя импульсов, пятый выход которого соединен с управляющим входом блока памяти, выходы которого подключены к информационным входам блока модуляции, управляющие входы которого подключены к выходам группы распределителя импульсов, выход блока модуляции соединен с видеовходом телевизионного индикатора, синхровход которого подключен к пятому выходу блока синхронизации, шестой выход которого соединен с тактовым входом первого триггера, выходы дешифратора соединены с первым входами элементов И группы, выходы которого подкачены к входам управления записью блока памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит формироватегп импульсов выборочного стирания, первый вход управления стиранием которого подключен к инверсному выходу первого триггера, прямой выход которого соединен с вторым входом управления стиранием формирователя импульсов выборочного стирания, первьтй и второй адресные входы которого подключены к седьмому и восьмому выходам блока синхронизации, вторые входы элементов И группы подключены к выходу формирователя импульсов выборочного стирания, первый и второй информационные входы которого являются третьим и четвертым адресными

Формула изобретения

1 . Устройство для отображения графической информации, содержащее блок памяти, дешифратор, блок модуляции, распределитель импульсов, блок синхронизации, коммутатор адреса, блок преобразования координат, группу элементов И, первый триггер, второй триггер, выход которого подключен к информационному входу первого триггера, инверсный выход которого соединен с входом установки нуля второго триггера н является выходом сигнала окончания стирания устройства, вход установки единицы второго триггера является входом сигнала стирания устройства, первым и вторым адресными входами которого являются первый и второй адресные входы блока преобразования координат, управляющий вход которого соединен с первым выходом распределителя импульсов, второй выход кото40

5 14747 рой элемент И вЂ” НЕ 18. Выходы первого и второго элемент И-НЕ 17 и 18, а также сигнал цикла стирания с прямого выхода первого триггера 10 поступают на входы третьего элемента И-НЕ 21, в результате чего на выходе третьего элемента И-HE 21 вырабатывается сигнал, соответствующий коду стираемого участка изображения, который подается на вторые входы группы элементов И 9. Таким образом, на все входы управления записью блока 1 памяти подается сигнал, сформированный формирователем 15

12, нулевой уровень которого соответствует стираемым участкам изображения.

Если коды, поступающие в первый регистр 13 и во второй регистр 14, 20 будут одноразрядными и коды, поступающие от блока 5 синхронизации на первые входы блоков 15 и 16 сравнения, будут также одноразрядными, то наименьший размер окна стирания 25 будет равен четверти экрана (фиг.4б), Если упомянутые коды будут двухразрядными, то наименьший размер окна стирания будет равен одной шестнадцатой части экрана (фиг.4а), и т.д. 30

Таким образом, предложенное устройство повышает быстродействие при модификации фрагмента изображения за счет обеспечения возможности выборочного стирания части изображения. 35

l474724 входами устройства, пятым и шестым адресными входами которого являются первый и второй входы блокировки стирания формиров ò"åëÿ импульсов выборочного стирания. вход управления записью которого является уп равляющим входом устройств а, 2. Устройство по п. 1, о т л и " ч а ю щ е е с я тем, что формирователь кчпульсов выборочного стирания содержит первый и второй регистры, первый и второй блоки сравнения, первый, второй и третий элементы

И-НЕ, третий и четвертый триггеры, первый и второй входы третьего элемента И-НЕ соединены соответственно с выходами первого и второго элементов И-НЕ, первый вход первого элемента И-НЕ подключен к выходу первого блока сравнения, первый информационный вход которого соединен с выходом первого регистра, второй вход первого элемента И-НЕ подключен к выходу третьего " ðèããåðà,,первый вход второго элемента И HE соединен

I с ныхолом второго блока сравнения, первый информационный вход которого подключен к выходу второго регистра, 5 второй вход второго элемента И-HE подключен к выходу четвертого триггера, информационные входы первого и второго регистров являются первым и вторым информационными входами формирователя. управляющие входы первого и второго блоков сравнения являются первьм входом управления стирания формирователя, вторым входом управления стиранием которого являетс» третий вход третьего элемента И-НЕ, первым и вторьм адресными входами формирователя являются вторые информационные входы первого и второго блоков сравнения, установочные входы третьего и четвертого триггеров являются первым и вторым входами блокировки стирания формирователя, входом управления записью которого являются управляющие входы первого и

25 второго регистров, выход третьего элемента И-НЕ является выходом формирователя.

1474724

) 474724

7 з

«ф Я 7 е j

Составитель А. Коробов

Техред И.Дидык Корректор И. Демчнк

Редактор Л. Гратнлло

Заказ 1899/50 Тираж 470 Подписное

ВНИКПК Государственного комитета по изобретениям и открытиям прн ГКНТ СССР

113035, Москва, Ж-35, Рауаская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина,101