Устройство фазовой автоподстройки частоты

 

Изобретение относится к радиотехнике. Цель изобретения - снижение уровня побочных спектральных составляющих, обусловленных помехами дискретизации, при сохранении быстродействия. Устройство содержит перестраиваемый г-р 1, делитель 2 частоты, импульсно-фазовый детектор (ИФД) 3, фильтр 4 нижних частот, эталонный г-р 5, электронные коммутаторы 6 и 15, цифровой фазовый детектор 9, состоящий из ИФД 7 и АЦП 8, эл-т И-НЕ 10, эл-т И 11, формирователь 12 импульса сброса, счетчик 13, ЦАП 14, триггер 16, эл-т ИЛИ 17, формирователь 18 импульсов фазировки и источник 19 постоянного напряжения. Для предотвращения выхода за пределы рабочего линейного участка х-ки ИФД 3 используется схема принудительной фазировки сигналов, поступающих в ИФД 3, в начале переходных процессов, состоящая из триггера 16, эл-та ИЛИ 17 и формирователя 18. Использование схемы принудительной фазировки позволяет по точному каналу подстройки, также, как и по грубому, получать быстродействие, близкое к предельно возможному. Цель достигается введением коммутатора 15 и схемы принудительной фазировки сигналов. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1478326 А1 (д!) 4 Н 03 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИ. Н ABTQPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4234368/24-09 (22) 2!.04.87 (46) 07.05.89. Вюл. и 17 (71) Московский электротехнический институт связи (72) А.В.!!естряков (53) 621.396.666(088.8) (56) Авторское свидетельство СССР

Р 1091354, кл. Н 03 Ь 7/00, 1981. (54) УСТРОЙСТВО ФАЗОВОЙ АВТОПОДСТРОЙКИ ЧАСТОТЬ (57) Изобретение относится к радиотехнике. Цель изобретения — снижение уровня побочных спектральных составляющих, обусловленных помехами дискретизации, при сохранении быстродействия. Устр-во содержит перестраиваемый г-р 1, делитель 2 частоты, импульсно-фазовый детектор (ИФД) 3, фильтр 4 нижних частот, эталонный г-р 5, электронные коммутаторы 6 и 15, цифровой фазовый детектор 9, состоящий из ИФД 7 и АЦП 8, эл-т

И-ffE 10, эл-т И 11, формирователь 12 импульса сброса, счетчик 13, ЦАП 14, триггер 16, эл-т «ШИ 17, формирователь 18 импульсов фазировки и источник 19 постоянного напряжения. Для предотвращения выхода за пределы рабочего линейного участка х-ки ИФД 3 используется схема принудительной фазировки сигналов, поступающих в ИФД

3, в начале переходных процессов, состоящая из триггера 16, эл-та И1Ш

17 и формирователя 18 ° Использование схемы принудительной фазировки позволяет по точному каналу подстройки также, как и по грубому, получать быстродействие, близкое к предельно возможному. Цель достигается введением коммутатора 15 и схемы принудительной фазировки сигналов. 1 ил.

1478326

Изобретение относится к радиотехнике и может быть использовано в быстродействующих высокоточных устройствах синхронизации, синтезаторах

5 частоты и радиоизмерительных устройствах.

Целью изобретения является снижение уровня побочных спектральных составляющих, обусловленных помехами дискретизации, при сохранении быстродействия.

Устройство фазовой автоподстройки частоты (ФАПЧ) содержит перестраиваемый генератор (П1) 1, делитель 2 час- !5 тоты, первый импульсно-фазовый детектор (ИФД) 3, фильтр 4 нижних частот (ФНЧ), эталонный генератор 5, первый электронный коммутатор 6, второй ИФД

7 и аналого-цифровой преобразователь 20 (АЦП) 8, образующие цифровой фазовый детектор 9, элемент И-НЕ 10, элемент

И 11, формирователь 12 импульса сброса, счетчик 13, цифроаналоговый преобразователь (ЦАП) 14, второй электронный коммутатор 15, триггер 16, элемент И!!И 17, формирователь 18 импульсов фазировки и источник 19 постоянного напряжения.

Устройство работает следующим об- 30 разом.

При поступлении возмущающего воздействия на вход устройства или изменении коэффициента деления делителя 2 частоты (по команде на изменение вы35 ходной частоты) на выходе первого

ИФДЗ возникает сигнал рассогласования, поступающий на формирователь 12 импульса сброса, с выхода которого через элемент И 11 поступают сигналы 40 на сброс счетчика 9 в "0" и установку начального состояния АЦП 8. При этом сигнал с выхода счетчика 9 устанавливает первый электронный коммутатор 6 на подключение к его выходу ис- 45 точника 19 постоянного напряжения, а сигнал с выхода окончания преобразования АЦП 8 осуществляет в втором электронном коммутаторе 15 соединен. |е второго управляющего входа ПГ1 с вы.ходом второго ИФД 7. На этом завершается установка устройства ФАПЧ в начальное состояние, после чего начина ется подстройка частоты по грубому каналу управления.

На первом этапе грубой подстройки устройство работает по принципу бесфильтровой линейной системы ФАПЧ (так как напряжение на второй управвход Ш 1 подается с выхода второго ИФЛ 7) с оптимальным коэффициентом усиления кольца, равным единице. При этом переходной процесс завершается за один интервал дискретизации. Отметим, что наличие нелинейностей характеристик узлов устройства, а также появление запаздывания может несколько увеличить время переходного процесса, по сравнению с минимально достижимым значением, в связи с чем, при реализации устройства на это следует обращать особое внимание, Для надежной работы системы в широком диапазоне частот при действии различных возмущений время, отводимое на перестройку по грубому каналу, может быть задано несколько больше, чем один интервал дискретизации. Это время устанавливается выбором емкости счетчика, который, отсчитав заданное количество импульсов, поступающих на его счетный вход с частотой дискретизации с выхода делителя 2 частоты, через элемент И-НЕ 10 вырабатывает сигнал на переход к следующему этапу перестройки.

Этим сигналом осуществляется: отключение счетного входа счетчика для предотвращения изменения его состояния элементом И-HE 10; запуск АЦП

8 за счет подачи сигнала разрешения преобразования; подключение первым электронным коммутатором к первому управляющему входу (точкой подстройки) ПГ1 вместо источника 19 постоянного напряжения с выхода точного канала подстройки; снятие запрета на прохождение сигнала от формирователя

12 импульса сброса через элемент И11, действовавшего во время переходного процесса для предотвращения сбоев в работе устройства. После завершения процесса аналого-цифрового преобразования сигналом "Окончание преобразования второй электронный коммутатор

15 осуществляет переключение второго управляющего входа (грубой подстройки) ПГ 1 с выхода второго ИФД 7 на выход ЦАП 14. Возникающая после этого ошибка квантования при выборе достаточно большого числа разрядов в АЦП

8 и ЦАП 14 оказывается весьма незначительной и достаточно быстро обрабатывается точным каналом подстройки.

Поскольку в устройстве во время работы грубого канала подстройки на выходе точного канала поддерживается

14/8326 постоянное напряжение Е (близкое к среднему значению напряжения с выхода первого ИФД 3) такое устройство также обладает квазистатическими

5 свойствами, т. е. в стационарном режиме независимо от действующих на устройство возмущений всегда устанавливается такое значение разности фаз, при котором напряжение на выходе пер- 1О вого ИФД 3 близко к E.

Система ФАПЧ реализует предельное быстродействие лишь в линейном режиме работы, для достижения которо го необходимо использовать ИФД с кусочно-линейной характеристикой. Однако, при существенном уменьшении полосы перестройки по точному каналу (необходимом для снижения уровня побочных спектральных составляющих, обусловленных помехами дискретизации) для сохранения коэффициента усиления кольца ФАПЧ, близкого к единице, обеспечивающего минимальное время переходного процесса) требуется значи- 25 тельное повышение крутизны рабочего участка характеристики ИФД 3 и, соответственно, уменьшение его протяженности. При этом для предотвращения выхода за пределы рабочего линейного участка характеристики ИФД используется схема принудительной фазировки

1 сигналов, поступающих в ИФД, в начале переходных процессов, состоящая из формирователя 18 импульсов фазировки, триггера 16 и элемента ИЛИ 17.

Схема принудительной фазировки устройства ФАПЧ работает следующим образом.

При появлении сигнала на пере- 40 стройку частоты по грубому или точному каналу (соответственно, с выхода формирователя 18 импульса сброса через элемент И 11 или с выхода счетчика 9) через элемент ИЛИ 17 произво- 4 дится установка в "1" триггера 16.

B результате появления "1" на входе сброса в "О" делителя 2 частоты происходит блокировка его работы, которая длится до тех пор, пока состояние триггера 16 не изменится на противоположное. Установка триггеров в

"О" производится в момент поступления сигнала с формирователя 18 импульсов фазировки. Для работы схемы фазировки необходимо, чтобы фронт импульса фазировки располагался в пределах рабочего участка характеристики ИФД 3 (для обеспечения наибольшей надежности работы схемы целесообразно фронт импульса фазировки формировать в середине рабочего участка характеристики ИФД 3) . После снятия блокировки на работу делителя 2 частоты начина" ется обычная работа кольца ФАП 4. При этом, поскольку после окончания работы грубого канала частот ПГ 1 уже была построена под номинальное значение с достаточно высокой точностью (остаточная ошибка по частоте много меньше полосы перестройки точного канала) и система обладает квазистатическими свойствами, то длительность первого интервала дискретизации близка к периоду эталонного сигнала, и первый импульс с выхода делителя 2 частоты также появляется примерно в середине рабочего участка характеристики ИФД 3. Использование схемы фазировки позволяет по точному каналу подстройки, так же как и по грубому, получать быстродействие, близкое к предельно возможному. Кроме того, эта схема облегчает перестройку частоты по грубому каналу, так как фазировка производится и в начале переходного процесса по грубому каналу (за счет сигнала с выхода формирователя 18 импульса сброса, поступающего через элемент И 11 на элемент

ИЛИ 17 и далее на триггер 16) .

Для работы у-стройства в соответствии с описанным выше алгоритмом необходимо, чтобы импульсы с выхода формирователя 12 импульса сброса не превышали длительности импульсов с выхода 2 делителя частоты, выхода элемента И 10. В качестве формирователя импульсов фазировки могут быть использованы широко известные схемы одновибраторов на ИМС.

Схема формирователя 12 импульса сброса может быть реализована в виде компаратора напряжений с дгумя порогами срабатывания, один из которых больше Е, другой, соответственно, меньше E. В качестве электронных коммутаторов могут быть использованы аналоговые ключи, изготавливаемые в виде ИМС.

Формула изобретения

Устройство фазовой автоподстройки частоты, содержащее соединенные последовательно перестраивасмый гене" ратор, делитель частоты, импульсно I

Сост ав ит ель Л. Закс

Редактор Н.Лазаренко Техред М.Ходанич Корректор M-Васильева

Заказ 2372/54 Тираж 885 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул. Гагарина, 101

5 14783 фазовый детектор, другой вход которого подключен к выходу эталонного генератора, фильтр нижних частот и электронный коммутатор, к другому входу которого подключен источник .Б постоянного напряжения, последовательно соединенные элемент И-HE u счетчик, включенные между выходом делителя частоты и управляющим входом 1ð электронного коммутатора, последовательно соединенные формирователь импульса сброса и элемент И, другой вход которого подключен к выходу счетчика, включенные между выходом 1ч импульсно-фазового детектора и входом сброса счетчика, а также цифровой фазовый детектор, входы которого подключенных к входам импульсно-фазового детектора, и цифроаналоговый пре- 2р образователь, выход которого подключен к первому управляющему входу перестраиваемого генератора, второй управляющий вход которого подключен к выходу электронного коммутатора, а . 25 инверсный вход элемента И-НЕ подключен к выходу счетчика, о т л и ч а ющ е е с я тем, что, с целью снижения уровня побочных спектральных составляющих, обусловленных помехами дискретизации,.при сохранении быстро26 6 действия, в него введены элемент ИЛИ, входы которого подключены к выходам счетчика, и элемента И соответственно, формирователь импульсов фазировки, подключенный к выходу эталонного генератора, триггер, вход установки

tt tt в 1 которого подключен к выходу элемента ИЛИ, вход сброса — к выходу формирователя импульсов фазировки, выход — к входу сброса делителя частоты, и второй электронный коммутатор, цифровой фазовый детектор выпол1 нен в виде последовательно соединенных дополнительного импульсно-фазового детектбра и аналого-цифрового преобразователя, при этом выход цифроаналогового преобразователя подключен к первому управляющему входу перестраиваемого генератора через второй электронный коммутатор, второй вход которого подключен к выходу дополнительного импульсно-фазового детектора, вход управления — к выходу окончания преобразования аналого-цифрово- . го преобразователя, входы начальной установки и разрешения преобразования которого подключены к выходу элемента И и выходу счетчика соответственно.