Частотный дискриминатор

 

Изобретение относится к технике связи и может быть использовано для автоматической подстройки частоты в многоканальных системах передачи дискретной информации с ортогональными сигналами. Целью изобретения является расширение диапазона однозначного сдвига частоты путем учета знака напряжений, образующих измеряемый параметр. Для достижения этой цели в дискриминатор дополнительно введены сумматор 8, компараторы 31 и 35, ключи 32 и 33, инверторы 34 и 38, шина 37 сдвигающего напряжения. Кроме того, дискриминатор содержит блок 1 входной обработки, блок 3 управления, блок 4 усреднения по посылкам, блок 5 памяти, блок 6 сравнения, функциональный преобразователь 7. При этом компараторы 31 и 35 анализируют полярности напряжений, а через ключи 32 и 33 происходит подключение дополнительного смещения к сумматору 8, что расширяет в два раза диапазон измеряемого параметра. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„, Я0„„148ОО9 (5l)4 Н 03 D 3 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ fKHT СССР (61) 1359899 (21) 4308439/24-21 (22) 21,09.87 (46) 15.05.89. Бюл. У 18 (72) А.В.Белоус и Е.Н.Маслов (53) 621.374(088.8) (56) Авторское свидетельство СССР

Ф 1359899, кл. Н 03 К 5/22, 1986. (54) ЧАСТОТНЫЙ ДИСКРИМИНАТОР (57) Изобретение относится к технике связи и может быть использовано для автоматической подстройки частоты в многоканальных системах передачи дискретной информации с ортогональными сигналами. Целью изобретения является расширение диапазона одта знака напряжений, образующих измеряемый параметр. Для достижения этой цели в дискриминатор дополнительно введены сумматор 8, компараторы 31 и 35, ключи 32 и 33, инверторы

34 и 38, шина 37 сдвигающего напря-жения. Кроме того, дискриминатор содержит блок 1 входной обработки, блок

3 управления, блок 4 усреднения по посылкам, блок 5 памяти, блок 6 сравнения, функциональный преобразователь 7. При этом компараторы 31 и 35 анализируют полярности напряжений, а через ключи 32 и 33 происходит подключение дополнительного смещения к сумматору 8, что расширяет в два раза диапазон измеряемого параметра.

1480090

Изобретение относится к технике связи и может быть использовано в многоканальных модемах передачи дискретной информации с ортогональны5 ми сигналами для автоматической подстройки частоты.

Изобретение является усовершенствованием устройства, известного по авт.св. М 1359899, содержащего блок входной обработки, вход которого соединен с входной шиной и с входом блока управления, первый и второй выходы которого соединены соответст- 15 венно с первым и вторым управляющими входами блока входной обработки, а третий и четвертый выходы — соответственно с управляющими входами блока памяти и блока сравнения, выход кото- 20 рого соединен с входом функционального преобразователя, а также блок усреднения по посылкам и выходную шину, первый и второй выходы блока входной обработки соединены соответственно с первым и вторым входами блока усреднения по посылкам, первый и второй выходы которого соединены соответственно с первым и вторым входами блока памяти, при этом выход 30 функционального преобразователя соединен с выходной шиной, блок входной обработки содержит последовательно, соединенные первую линию задержки, вход которой соединен с входом блока входной обработки, первый перемножитель, инвертор, первый сумматор, первый интегратор и первый ключ передачи, выход которого соединен с первым выходом блока входной обра- 40 ботки, а также последовательно соединенные преобразователь Гильберта, вход которого соединен с входом блока входной обработки, вторую линию . задержки, второй перемножитель, вто- 45 рой сумматор, второй интегратор, второй ключ передачи, выход которого соединен с вторым выходом блока выходной обработки, а также третий и четвертый перемножители и первый и второй ключи сброса, при этом первые входы третьего и четвертого перемножителей соединены с входом блока входной обработки, вторые входы — с выходами соответственно второй и первой линии задержки, а выходы — с вторыми входами соответственно первого и второго сумматоров, причем вторые входы первого и второго перемножителей соединены с выходом преобразователя Гильберта, первый вход управления блока входной обработки соединен с входами управления первого и второго ключей сброса, при этом первый и второй выходы первого ключа сброса соединены соответственно с первым и вторым входами управления первого интегратора, первый и второй выходы второго ключа сброса соединены соответственно с первым и вторым входами второго интегратора, а второй вход управления блока входной обработки соединен с входами управления первого и второго ключей передачи, причем блок усреднения по посылкам содержит переключатель, последовательно соединенные первую дополнительную линию задержки и первый дополнительный сумматор, последовательно соединенные вторую дополнительную линию задержки и второй дополнительный сумматор, при этом вход первой дополнительной линии задержки соединен с первым входом блока усреднения по посылкам и первым размыкающим контактом переключателя, первый замыкающий контакт кбторого соединен с выходом первого дополнительного сумматора, первый переключающий контакт с первым выходом блока усреднения по посылкам, второй выход которого соединен с вторым переключающим контактом переключателя, второй размыкающий контакт которого соединен с вторым входом блока усреднения по посылкам и входом второй дополнительной линии задержки, а второй замыкающий контакт — с выходом второго дополнительного сумматора.

Цель изобретения — расширение диапазона однозначного измерения сдвига частоты.

На чертеже показана структурная электрическая схема описываемого устройства.

Устройство содержит блок 1 входной обработки, вход которого соединен с входной шиной 2 и входом блока

3 управления. Первый и второй выходы блока 1 соединены соответственно с первым и вторым входами блока 4 усреднения по посылкам, первый и второй выходы которого соединены соответственно с первым и вторым входами блока 5 памяти, первый и второй выходы которого соединены соответствен1480090 х(, са

S„

1О S,(t)=-S(t-T ) sin(Sl, Т,)+S,(t-Т,) °

° cos(Я, Т ) (Я) отсутствуют, (,(t)=S„(t), подиз (7) z» (8} в в (1), (2) (т (S (t-T,) + ет+т, Для того, чтобы применить алгоритм (2), установим связь между зна- 20 ками sin d u cos e и знаками измеряемых величин. Передаваемый сигнал на интервале посылки имеет вид (()+i (r

LS» (t T ) + ет т, (9) В=-co s { а, T,) g е=о

+ S (t-Т )) dt. м.

S (t) = 4. a sin ((ю +Йс) t+ Ef + ")))).(° ° е ) (3) где а, „, »() — информационные амплитуда, фаза и началь- . ная фаза сигнала в подканале;

<,) — значение частоты подканала;

М вЂ” число подканалов.

Выражение (3) эквивалентно следующему . 35

)(- (а+1» К

40 А = ) е=о (4) (=Е К+(. +1 (() (). к

)c1 ° к + L » (q,. g,. „:+y,, 0...), ()cO

При выполняющемся условии взаимной орт гональности подканальны сиг- 50 налов на интервале Т, групповой сигнал в отсутствие сдвига удовлетворяет одному из условий (на интервале посылки): либо S (t)=Б,((.-Тg) либо

Бо()= Бо(1-Т ). Индекс О подчеркивает отсутствие сдвига. Полагаем для определенности, что выполнено первое из условий. Это означает, чтс на интервале посылки

5, (t) —. преобразование Гильберта

Ирин(»маемого сигнала.

Диапазон однозначного измерения сдвига по алгоритму (1) равен (й /2I>) E (-1/(4Т ), 1/4Т )), оцнако

его (»ожно расширить в два раза, если наряду с использованием значения

tgd=A/В из выражения (1) учесть информацию о знаках siri А и cos с(, определяя сдвиг выражением

А ((e Я T =arctg В + 2 sgn(sing)" (1-sgn(cosg)), +1, если х 0 О

sgn Х

-1, если хсО

S(t)m(t)cos Я t+y(t),sin 5l,t; м

x(t) 2 a„sin ((с)„г.+ +(.() ); м

y(t)= à cos(„t+V +(») )...

Qc 1

Сигнал Sг,(t) на выходе преобразователя Гильберта определяется формулой

S (-(t)=y(t) .cos Я,t-x(t) sing, t... (э

)=х(»- — () y t,= ;((— (Учитывая (4} и {6}, I-,(-:к((о»;1((.(ив

t)=S(t-T,) соя(й, Т }+S (t-T ) °

> sin(5l, Т,),7>

Аналогично из (5) и (6) получим

Считая, что шумы т. е. () =Б(г.) и ставим S(t) и S,(с) выражения для А и В

Получим

А=з1п(йсТ о)" g

У=о

+S „(t-T,) ) - t;

Так как множитель »»pz» sin(g, Т,) в выражении А и при соз(Я Т,) в выражении В из (9) положителен, то

sgn (s n(g с То)j = sgn

{1О) а п (cos(57 T,) 3 = sgn В, поэтому алгоритм {2} измерения сдвига можно записать в виде

1 А

Я= —

При цифровой обработке выражения

А и В в (1) заменяются следующими: (12) где 5,. = е, (t;); е,; „= q,(t; } — отсчеты (котельниковские) в момент t-, процессов g (t) и (,(t);

К;L — число отсчетов, приходящихся на интервалы Т и Т, соответственно.

Частотный дискриминатор работает следукецим образом.

Многочастотный входной сигнал в смеси с шумами q(t) непосредственно с входа устройства и сигнал $(t-Т,)> задержанный на величину Т, (где Т,— интервал ортогональности) в первой линии 10, поступает на входы четвер90

Eq(c)4„(e-т )e=c от+то

+ F„(c-T,) „(г)). dr., з !4800 но с первым и вторым входами блока 6 сравнения, выход которого через последовательно соединенные функциональный преобразователь 7 и дополни-. тельный сумматор 8 соединен с выход3 ной шиной 9. Первый и второй выходы блока 3 соединены с первым и вторым управляющими входами блока 1, а третий и четвертый выходы с управляющими входами блоков 5 и 6 соответственно. Блок 1 содержит последовательно соединенные первую линию 10 задержки, первый перемножитель 1! инвертор 12, первый сумматор 13, первый интегратор 14, первый ключ 15 передачи, а также последовательно соединенные преобразователь 16 Гильберта, вторую линию 17 задержки, второй перемножитель 18, второй сумматор 19, вто- 2р рой интегратор 20, второй ключ 21 передачи, а также третий и четвертый перемножители 22, 23, первый и вто рой ключи 24, 25 сброса. Вторые входы первого 11 и второго 18 перемно- 25 жителей соединены с выходом преобразователя 16, а первые входы третьего

22 и четвертого 23 перемножителей соединены с выходами линий 17 .и 1 0 задержки соответственно. Выходы пе- 30 ремножителей 22 и 23 соединены с вторыми входами первого и второго соответственно сумматоров 13 и 19. Сое диненные вместе входы линии 10, преобразователя 16 и вторые входы перемножителей 22 и 23 являются входом блока 1, Первый и второй выходы ключа 24 соединены соответственно с первым и вторым управляющими входами интегратора 14, а первый и второй вы- 4О ходы ключа 25 — с первым и вторым со.ответственно управляющими входами интегратора 20, причем управляющие входы ключей 24 и 25, соединенные вместе, являются первым управляющим входом блока 1. Соединенные вместе управляющие входы ключей 15 и 21 являются вторым управляющим входом блока

1,, а выходы ключей 15 и 21 — первым и вторым соответственно выходами бло- о ка 1. Блок 4 содержит последовательно соединенные первую дополнительную линию 26 задержки и первый дополнительный сумматор 27, последовательно соединенные вторую дополнительную линию 28 задержки и второй дополнительный сумматор 29, а также переключатель 30, при этом выходы сумматоров 27 и 29 подключены к первому и второму соответственно размыкающим контактам переключателя 30, первый замыкающий контакт которого, соединенный с входом линии 26, является первым входом блока 4, а второй замыкающий контакт, соединенный с входом линии 28, — вторым входом блока 4. Первый и второй переключающие контакты переключателя 30 являются первым и вторым соответственно выходами блока 4, Первый вход первого компаратора 31 соединен с общей шиной. Первый выход блока 4 соединен с вторым входом первого компаратора

31, выход которого соединен с управляющим входом первого дополнительного ключа 32 непосредственно, а с управляющим входам второго дополнительного ключа 33 — через первый дополнительный инвертор 34. Первый вход второго компаратора 35 соединен с общей шиной, второй выход блока 4— с вторым входом второго компаратора

35, выход которого соединен с управляющим входом третьего дополнительного ключа 36, выход которого подключен к второму входу сумматора 8.

Шина 37 сдвигающего напряжения соединена с входом ключа 33 непосредственно, а с входом ключа 32 — через второй дополнительный инвертор

38, при этом выходы ключей 32 и 33, соединенные вместе, подключены к входу ключа 36. Блок 3 управления аналогичен блоку управления устройства по основному изобретению.

Рассмотрим алгоритм измерения сдвига, реализуемый в устройстве, В основном изобретении алгоритм записан в виде

1. («)т

1 А

Я;= arcing —; А = 7.

То В е о рт+т — gÄ(e). ((c-T,)).a t; н „(Р«! г

В = 2 (q(t) -g(t-Т,) + где Я вЂ” измеряемый сдвиг;

Т, — интервал ортогональности составляющих многочастотного сигнала;

T — длительность посылки;

N — число посылок, на протяжении которых осуществляется измерение сдвига; (1) — Йринимаемый сигнал;

1480090 того перемножителя 23, формирующего на входе сигнал произведения g(t)» х (.(t-t ). Выходной сигнал преобразователя 16 (, (t) и сигнал E (t-

T ), задержанный на величину Т во о второй линии 17, поступают на входы второго перемножителя 18, формирующего на выходе сигнал произведения

5,(t) ° „(-Т ) . Аналогично третий перемножитель 22 формирует сигнал произведения g (t) g (t-Т„), а первый перемножитель 11 — сигнал произведения y,(t) ° y(t-Т ). Второй сумматор 19 формирует сумму выходных сигналов перемножителей 18 и 23 а первый сумматор 13 и инвертор 12 формируют разностный сигнал выходных сигналов перемножителей 11 и 22

В момент времени 1 t+T (где 1+1— номер анализируемой посылки 1 по команде управления размыкается первый ключ 24 и первый интегратор 14 начинает интегрирование выходного напряжения сумматора 13. В момент времени (1+1) Т окончания (1+1)-й посылки (где Т вЂ” длительность посылки) по второй команде управления замыкается первый ключ 15 и выходной сигнал интегратора 14 поступает на первый выход блока 1. Затем команды управления замыкают ключ 24 и размыкают ключ 15, при этом интегратор 14 обнуляется. Точно таким же образом второй интегратор 20, управляемый вторым ключом 25 сброса, производит интегрирование выходного сигнала сумматора 19, при этом с помощью второго ключа 21 выходное напряжение интегратора 20 поступает на второй выход блока 1, К моменту окончания (1+1)-й посылки на первом и втором выходах блока 1 сформированы напряжения, соответствующие суммируемым выражениям в числителе и знаменателе формулы (1). Обе команды управления (поступающие на ключи 24, 25 и 15

21) формируются блоком 3 из входного сигнала. B том случае, когана требуется выполнить усреднение результатов измерения no N посылкам, переключатель 30 в блоке 4 устанавливается в такое положение, при котором первый и второй выходы блока 4 обраэуют выходы первого и второго допол.нительных сумматоров 27, 29, И входов каждого из которых соединены с

N отводами первой и второй дополнительных линий 26, 28 соответственно, осуществляющих задержку входных сигналов на время N Т, входы линий 26 и 28 подключены к первому и второму выходам блока 1. При этом на первый и второй входы блока 5 поступают усредненные по Х посылкам напряжения, соответствующие числителю и знаменателю в формуле (1). В случае необходимости обеспечения максимального быстродействия переключатель 30 устанавливается в положение, при котором на блок 5 поступают сигналы непосредственно с выходов блока l. Очевидно, что в этом случае усреднение по посылкам отсутствует и время измерения ограничивается длительностью одной посылки, этот случай соответствует выбору N=l в формуле (1),Блок

25 5 осуществляет запоминание входных отсчетов и хранение их в течение времени Т с конца (1+1)-й посылки, а затем освобождается по команде блока

3. Блок 6, вычисляющий отношение на30 пряжений, поступающих на его входы с выхода блока 5 с учетом их знаков (определяющих направление смещения частоты), также управляется сигналом ,с блока 3 и работает в течение времени хранения информации в блоке 5.

Функциональный преобразователь 7, ра ботающий по алгоритму g, =(l /Т,) i

i arctg x блоки 3 5 и 6 аналогичны блокам устройства-прототипа, причем

40 блок 5 содержит всего лишь две ячейки памяти. На первом выходе блока 4 усреднения по посылкам присутствует напряжение А, пропорциональное первому выраженню из (1), а на его вто45 ром выходе — напряжение В, пропорциональное второму выражению из (l), при этом на выходе функционального преобразователя 7 также в соответствии с (1) формируется напряжение,про50 порциональное Я =(1/Т ) arctg(A/Â), изменяющееся в пределах от (- /2Т,) до (ll/2Т ). Второй компаратор 35, первый вход которого заземлен, оценивает знак напряжения В, при этом, если оно больше или равно нулю, выходной сигнал компаратора 35, поступающий на третий дополнительный ключ

36, удерживает его в закрытом состоянии, тем самым блокируя второй вход

1480090 лен, к выходному напряжению функционального преобразователя 7 добавляется смещающее напряжение величиной (tr/2T ) со знаком, определяемым знаком напряжения А. Диапазон однозначного измерения сдвига частоты при этом расширяется и составляет !АЙI < а Г /2, т.е. увеличивается в два раза по сравнению с прототипом.

Формула и з о б р е т е н и я

Составитель А,Смирнов .

Редактор А.Маковская Техред M.Ходанич Корректор Н. По видайчик

Заказ 2556/54 Тираж 885 Подписное

ВНКИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãoðîä, ул. Гагарина, 101 дополнительного сумматора 8. К выходной шине 9 устройства при этом непосредственно поступает сигнал от функционального преобразователя 7, не получивший дополнительного смещения в сумматоре 8, при этом на выходе устройства формируется напряжение, пропорциональное первому слагаемому правой части выражения (ll). При фик- 10 сации компаратором 35 отрицательного знака напряжения В изменившийся выходной сигнал компаратора 35 открывает ключ 36 и на второй вход сумматора 8 поступает смещающее напряжение С шиньl 37, величина которого пропорциональна в соответствии с вторым слагаемым правой части выражения (11) величине (Г/2 .То). Первый компаратор

31, работающий аналогично компара- 20 тору 35, оценивает знак напряжения

А. Если оно положительно, то выходной потенциал компаратора 31 удерживает первый дополнительный ключ 32 в закрытом состоянии, одновременно 25 этот же сигнал, прошедший дополнительный инвертор 34, удерживает второй дополнительный ключ 33 в открытом состоянии, при этом от шины 37 через ключи 33 и Зб на второй вход 30 сумматора 8 поступает смещающее напряжение (ii/2Т ) со знаком плюс, и . выходное напряжение устройства увеличивается. При фиксации компаратором

31 отрицательного знака напряжения A 35 ключ 32 замыкается, а ключ 33 размыкается и смещающее напряжение от шины 37 поступает в сумматор 8, пройдя второй дополнительный инвертор 38, со знаком минус и складывается в сум- 40 маторе 8 с отрицательным в данный момент напряжением функционального преобразователя 7. Таким образом, в том случае, когда знак В отрицатеЧастотный дискриминатор по авт, св. Ф 1359899, о т л и ч а ю щ и йс я тем, что, с целью расширения диапазона однозначного измерения сдвига частоты, в него введены первый компаратор, выход которого соединен с управляющим входом первого дополнительного ключа и через первый дополнительный инвертор — с управляющим входом дополнительного ключа, второй компаратор, выход которого соединен с управляющим входом третьего дополнительного ключа, шина сдвигающего напряжения, соединенная с входом второго дополнительного ключа, и через второй дополнительный инвертор - с входом первого дополнительного ключа, и дополнительный сумматор, первый вход которого соединен с выходом функционального преобразователя, второй вход — с выходом третьего дополнительного ключа, а выход— с выходной шиной дискриминатора,причем выходы первого и второго дополнительных ключей соединены с входом третьего дополнительного ключа, первые входы первого и второго компараторов соединены с общей .шиной, а их вторые входы — соответственно с первым и вторым выходами блока усреднения по посылкам.