Логический элемент на мдп-транзисторах

 

Изобретение относится к вычислительной технике и может быть использовано в МПД-интегральных схемах в качестве многофункционального логического элемента. Целью изобретения является упрощение элемента за счет уменьшения числа МПД-транзисторов. Элемент содержит шесть МПД-транзисторов 1-6 первого типа и пять МДП-транзисторов 7-11 второго типа. Входные сигналы двух переменных подаются на входные шины 16 и 17, а выходные снимаются с выходных шин 12-15, на которых соответственно реализуются функции отрицания конъюнкции и дизъюнкции, сравнения и инверсии. Упрощение элемента достигается за счет многофункционального использования МДП-транзисторов с учетом их свойства двусторонней проводимости. 1 ил.

ССЭОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Л0, 4 0116 (51) 4 Н 03 К 19/094

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЬП ИЯМ

ПРИ ГКНТ СССР (21) 431561) /24-21 (22) 12.10.87 (46) 150589. Бюл. 1" 18 (72) А, Е. Заболотный, В .А. Максимов ,и Я.Я,Петричкович (53) 621.372(088.8) (56) Заявка Японии М 58-5611, кл. Н 03 К 19/21, 10.06.75.

Авторское свидетельство СССР

У 1295512, кл. h 03 К 19/094, 20 ° 03 ° 85, (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ НА МДП TPAhЗИСТОРАХ (57) Изобретение относится к вычислительной технике и может быть использовано в МДП-интегральных схемах в качестве многофункционального логического элемента. );елью изобретения является упрощение элемента за счет уменьшения числа МДП-транзисторов. Элемент содержит шесть МДП-транзисторов 1-6 первого типа и пять ХДПтранзисторов 7-1) второго типа. Входные сигналы двух переменных подаются на входные шины 16 и 17, а выходные снимаются с выходных ниш 12-)5, на которых соответственно реализуются функции отрицания конъюнкции и дезьюнкции, сравнения и инверсии. Упрощение элемента достигается за счет многофункционального использования МДПтранзисторов с учетом их свойства двусторонней проводимости. 1 ил.

1480116

Изобретение относится к вычислительной технике и может быть использовано в !!ДП-интегральных схемах в качестве многофункционального логического элемента, Целью изобретения является упрощение устройства за счет уменьшения числа МДП-транзисторов путем применения как потенциальных затворных 10 связей между транзисторами, так и токовых, многофункционального использования ИДП-транзисторов с учетом их . свойства двусторонней проводимости, благодаря чему достигается уменьше- 15 ние числа транзисторов, приходящихся на выполнение одной логической функции.

На чертеже приведена принципиальная схема логического элемента на 20

ИДП-транзисторах с индуцированным

1 каналом.

Логический элемент на ЬЩП-транзисторах содержит шесть транзисторов

1-6 первого типа и пять транзисторов

7 † второго типа.

Исток второго транзистора 2 первого типа, стоки третьего 9 и четвертого 10 и исток пятого 11 транзисторов второго типа подключены к пер- 30 вой выходной шине 12. Исток второго транзистора 8 второго типа, стоки третьего 3, четвертого 4 и затвор пятого 5 транзисторов первого типа, а также затвор пятого транзистора ll 35 второго типа подключены к второй выходной шине 13.

Стоки пятого 5 и шестого 6 транзисторов первого типа и сток пятого транзистора !l второго типа подключе- 40 ны к третьей выходной шине 14.

Стоки первого 1 и второго 3, исток шестого 6 транзисторов первого типа и стоки первого 7 и второго 8 транзисторов второго типа подключены к четвертой выходной шине 15.

Затворы первых 1, 7 и третьих 3, 9 транзисторов обоих типов соединены с первой входной шиной 16, а затворы вторых 2, 8 и четвертых 4, 10 транзис-50 торов обоих типов и затвор шестого транзистора 6 первого типа соединены с второй входной ппшой 17, Истоки перпервого 1, третьего 3, четвертого 4 и пятого 5 транзисторов первого типа 55 соединены с шиной 18 питания, а исто" ки первого 7, третьего 9 и четверто-. го 10 транзисторов второго типа соединены с общей шиной 19.

Логический элемент функционирует следующим образом.

На входные шины 16 и 17 подаются логические сигналы Х! и Х2. На первой выходной шине 12 реализуется функция конъюнкции дополняющих входных логических сигналов Yl = Xl Х2, На второй выходной шине 13 реализуется функция дизьюнкции тех же сигналов 72 = Х! +

+ X2, На третьей выходной шине 14 реализуется функция сравнения У3

= Xl Х2 + Xl Х2, а на четвертой выходной шине 15 — функция отрицания

Y4 = Xl °

При подаче на входные шины набора

0,0 первый 1, второй 2, третий 3, четвертый 4 и шестой 6 транзисторы первого типа открыты, а первый 7, второй 8, третий 9 и четвертый !0 транзисторы второго типа закрыть1 °

При этом на всех выходных шинах

12-15 устанавливается сигнал "1".

При подаче на входные шины набора 1,1 все укаэанные транзисторы изменяют свое состояние проводимости на противоположное и на первой

l2, второй 13 и четвертой 15 выходных шинах устанавливается сигнал "0", а на третьей выходной шине 14 за счет открытого пятого транзистора 5 первого типа — сигнал "1".

При подаче набора 0,1 открыты первый-1 и третий 3 транзисторы перво" го типа и второй 8, четвертый 10 и

1 пятый 11 транзисторы второго типа.

При этом на первой 12 и третьй 14 выходных шинах устанавливается сигнал "0", а на второй 13 и четвертой

15 выходных шинах — сигнал "1", При подаче на входные шины 16 и

17 логического набора 1,0 на всех выходных шинах, кроме второй шины

13, устанавливаются сигналы "0", Таким образом, предлагаемое уст- ройство содержит 11 МДП-транзисторов и выполняет четыре логические функции, т.е, обладает лучшим показателем, чем у устройства-прототипа, что повышает надежность и технологичность устройства.

Подключение к третьей выходной шине 14 инвертора, например выполненйого на МДП-транзисторах дополнительного типа, позволяет дополнительно реализовать еще одну функцию сравнения Y5=X1 Х2 + Х! Х2, что расширяет функциональные возможности логического элемента при сохранении преиму16

Формула изобретения

Составитель В.Лементуев

Редактор А.Лежнина Техред И.Дидык Корректор Н.Крупкина

Заказ 2558/56 Тираж 885 Подписное

ВНИИПИ Государственного комитета по -изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-.издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 з

14801 щества перед устройством-прототипом по сложности, Логический элемент на ЩП-транзисторах, содержащий шесть транзисторов первого типа и пять транзисторов второго типа, истоки первого, .третьего и пятого транзисторов первого типа подключены к шине питания, а истоки первого и третьего транзисторов второго типа — к общей шине, затворы первого.и третьего транзисторов пер- 15 вого типа и затвор третьего транзистора второго типа соединены с первой входной шиной, а затворы вторых и четвертых транзисторов обоих типов соединены с второй входной шиной, ис- gp токи пятого и второго транзисторов второго типа соединены соответственно . с первой и второй выходными шинами, стоки первого и второго, а также третьего и четвертого транзисторов 25 второго типа попарно объединены, стоки третьего и четвертого и затвор пятого транзисторов первого типа подключены к затвору пятого транзистора второго типа, сток которого соединен со стоками пятого и шестого транзисторов первого типа и подключен к третьей выходной шине, стоки первого и второго транзисторов первого типа ,соединены с четвертой выходной шиной, отличающийся тем, что, с целью упрощения устройства, затвор первого транзистора второго типа, сток которого соединен с четвертой выходной шиной, подключен к первой входной шине, исток второго транзистора-;первого типа и сток четвертого транзистора второго типа подключейы к первой выходной шине, затвор и исток шестого транзистора первого типа подключены соответственно к второй входной и четвертой выходной шинам, сток третьего транзистора первого типа соединен с второй выходной шиной, а истоки четвертых транзисторов первого и второго типов подключены . соответственно к шине питания и к общей шине.

Логический элемент на мдп-транзисторах Логический элемент на мдп-транзисторах Логический элемент на мдп-транзисторах 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в импульсных интегральных схемах на МДП-транзисторах

Изобретение относится к области импульсной техники и может быть использовано для согласования ТТЛ схем с интегральными схемами на КМОП-транзисторах

Изобретение относится к импульсной технике и может быть использовано в качестве элемента согласования по напряжению при построении цифровых устройств обработки инфор ,9 мации, например при сопряжении ТТЛ- элементов с КМДП-элементами

Изобретение относится к области импульсной техники

Изобретение относится к импульсной технике и может быть использовано при построении универсальных и специализированных цифровых устройств

Изобретение относится к импульсной технике и может быть использовано в различных устройствах дискретной автоматики

Изобретение относится к области импульсной техники и может быть использовано в качестве логического элемента в многозначных комбинаторных системах

Изобретение относится к импульсной технике может быть использовано в качестве буферного элемента с тремя состояниями при построении двунаправленных магистралей обмена

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к области аналого-цифровой микроэлектроники и может быть использовано в прецизионных измерительных устройствах СВЧ диапазона

Изобретение относится к вычислительной технике
Наверх