Параллельно-последовательный аналого-цифровой преобразователь

 

Изобретение относится к измерительно-вычислительной технике. Цель изобретения - повышение быстродействия преобразователя. Преобразователь содержит цифроаналоговый преобразователь (ЦАП) 1, резистивный делитель 2 напряжения с коэффициентом деления на "2", включенный между входной шиной и выходом ЦАП 1, резистивный делитель 3 напряжения, включенный между входной шиной и общей шиной, выходы делителей подключены соответственно к первому и второму входам коммутатора 4, выход которого соединен с информационным входом аналого-цифрового преобразователя (АЦП) 5, сумматор 9 и блок управления 10. Выходы АЦП 5 подключены соответственно к информационным входам сумматора 9, выходы старших разрядов которого соединены со входами ЦАП 1, а выходы блока управления 10 соединены с управляющими входами коммутатора АЦП и сумматора. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУ6ЛИН

„„80„„1480128

L5D 4 П 03 1 1 1/14

ГОСУДАРСТВЕННЫЙ ХОМИТЕТ

ПО ИЗО6РЕТЕНИЯЧ И ОТНРЫТИЯМ

ПРИ ГХНТ СССР

QQQ) r

ОПИСАНИЕ ИЗОБРЕТЕНИ

Н А BTGPCHOMV СВИДЕТЕЛЬСТВУ (21) 4206363/24 — 24 (22) 05.03 ° 87 (46) 15.05.89 ° Бюл. 1 !8 (71) Институт технической теплофизики АН УССР (72) В.В,111ейко, A. — É.Ê.Èàðöèíêÿâè÷óñ, А,В.Примак и В,Ю.Александров (53) 681.325(088.8) (56) Авторское свидетельство СССР и 1327290, кл. H 03 11 I/14, 1983, Авторское свидетельство СССР

h: 1418900, кл. li 03 М 1/14, 1986. (54) ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНЬ11

AHAJI01 0-1ЯФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к измерительна-вычислительной технике. Цель изобретения — повышение быстродействия преобразователя. Преобразователь содержит цифроаналоговый преобразователь (ЦАП) 1, резистивный делитель

2 напряжения с коэффициентом деления на "2", включенный между входной шиной и выходом ПАП 1, резистивный делитель 3 напряжения, включенный между входной шиной и общей шиной, выходы делителей подключены соответственно к первому и второму входам коммутатора 4, выход которого соединен с информационным входом аналого-цифрового преобразователя (АДП), сумматор 9 и блок 10 управления. Выходы

АЦП подключены соответственно к информационным входам сумматора 9, выходы старших разрядов которого соединены с входами IlgI I а выходы блока а

10 управления соединены с управляющими входами хоииутатора АЦП и суммато- (Д ра ° 1 ил.

С::

1480128

Изобретение относи? сfl измерительной и вычислительной технике и может быть использовано для преобразования в цифровом коде аналого5 вых сигналов, мгновенные значения которых запимают широкий динамический диапазон.

Цель изобретения — повышение быстродействия устройства, !О

Па чертеже представлена структурная схема АЦП, Схема включает в себя цифроаналоговый преобразователь (ЦАП) 1, резистивный делитель 2 папряжения с коэф- 15 фициентом делейия на "2", резистивный делитель 3 напряжения, коммутатор 4, аналого-цифровой преобразователь (АЦН) 5, выполненный на параллельном преобразователе 6 с дополни- 20 тельными компараторами 7 и 8, сумматор 9, блок 10 управления.

Устройство работает следующим образом, Б первом такте по фронту сигнала

"Такт 1", формируемого блоком 10 управления, на вход АЦП 5 подается сигнал U /2 "" и преобразуется им в код х и старших разрядов.

При этом уровень входного сигнала ЗО устанавливается с помощью масштабируюцего усилителя (не показан) в соответствии с формулой с?>+1

U m= 2 -д11> д макс 35 где U — верхний уровень сигнала а ." датчика входного сигнала;

m — масштабный коэфс1?ициент;

Ь11 — шаг квантования АЦИ 5.

Ио срезу сигнала Такт 1 код и

ll 11 40 старших разрядов заносится в сумматор 9, на выходе ЦАП 1 устанавливается компенсирующее напряжение обрат.-> ной полярности в соответствии с фор45 мулой

П, ? и lI (1- > ° с> Пцдп> где Д11 п - аналоговый эквивалент едиЦДП с ницы младшего разряда ЦАП, который в данном устрой- >О стве выбран с таким расчеПf> том, чтобы с UI,»=2 ° b U, Б таком случае на втором входе коммутатора 4 устанавливается напряжение 55

U „, =2 DU Г,(и „I?2" ". 5U), где Г (. ) — символ дробной части дей лителя, TclKH? образо?? обесг?ечивается сог,??асован?те преобразуемого сигнала и во втором цикле работы Л1?Д, так как

1>„, 2" Ц.

Бо втором цикле по фронту сигнала

"Такт 2" на вход ЛЦП 5 поступает напряжение U ?, и преобразуется и код и младших разрядов, а по срезу этого сигнала код младших разрядов заносится в сумматор 9.

Динамические погрешности преобразования корректируются с помощью дополнительных компараторов 7 и 8.

Так, если в момент второго преобразования (П?,д„1>!11„1> то срабатывает компаратор 8 и производится вычитание единицы младшего разряда в сумматоре 9, После установления нового значения AIJII S формирует код п младших разрядов, Б противном случае> когда 11с,д„1с (lU l, срабатывает дополнительный компаратор 7 и в сумматоре 9 производится сложение единицы младшего разряда относительно старших разрядов преобразования.

Ф о р м у л а и э о б р е т е н и я

Параллельно-последовательный аналого-цифровой преобразователь, содержащий первый резистивный делитель напряжения, первый вход которого является входной шиной, второй вход соединен с выходом цифроаналогового преобразователя, а выход соединен с первым информационным входом коммутатора, выход которого подключен к информационному входу аналого-цифрового преобразователя, управляющий вход которого соединен с первым выходом блока управления, а выходы подключены к соответствующим информационным входам сумматора, первый и второй выходы которого являются первой и второй выходными шинаки, а первый выход соединен с.входом цифроаналогового преобразователя, второй выход блока управления соединен с управляющим входом сумматора, а группа выходов подключена к, управляющим входам коммутатора, о т л и ч аю шийся тем, что, с целью повышения быстродействия, в него введен второй реэистивный делитель напряжения, первый вход которого является входной шиной, второй вход подключен к общей шине, а выход соединен с вторым информационным входом коммутатоPQ „