Многоканальное устройство циклического приоритета

 

Изобретение относится к области цифровой вычислительной техники и может быть использовано в системе прерывания вычислительной системы, а также для управления доступом к общей магистрали или общей области памяти мультипроцессорных систем. Цель изобретения - повышение быстродействия. Устройство содержит два элемента ИЛИ 2, 3, генератор 1 тактовых импульсов, элементы И-НЕ 12, 14, счетчик 4, дешифратор 5. Каждый канал 8 содержит триггер 6, элемент ИЛИ-НЕ 9 и элемент И-НЕ 7. В УСТРОЙСТВЕ ОБЕСПЕЧИВАЕТСЯ РАЗНЕСЕНИЕ ВО ВРЕМЕНИ МОМЕНТА ПЕРЕКЛЮЧЕНИЯ СЧЕТЧИКА И МОМЕНТА СРАБАТЫВАНИЯ ВЫХОДНОГО ТРИГГЕРА И СОКРАЩЕНИЕ ВРЕМЕНИ НА ПЕРЕХОД К ОБСЛУЖИВАНИЮ ОЧЕРЕДНОГО ЗАПРОСА ЗА СЧЕТ ПРЕДВАРИТЕЛЬНОГО ПОИСКА ЭТОГО ЗАПРОСА ВО ВРЕМЯ ОБСЛУЖИВАНИЯ ПРЕДЫДУЩЕГО. 1 ИЛ.

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU, 1481763 А 1 (59 4 G 06 F 9/46.;-1

ИЗОБРЕТЕНИЯ

rlPH rHHT СССР

ОПИСАНИЕ

H A BTQPCHQMV СВИДЕТЕЛЬСТВУ (21) 4298734/24-24 (22) 20.08.87 (46) 23.05.89. Бюл. ¹ 19

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ (71) Ростовский институт инженеров железнодорожного транспорта (72) В. С. Прищепа и В. И. Сачко (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 1095179, кл. G 06 F 9/46, 1982.

Авторское свидетельство СССР № 855664, кл. G 06 F 9/46, 1979. (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО

ЦИКЛИЧЕСКОГО ПРИОРИТЕТА (57) Изобретение относится к области цифровой вычислительной техники и может быть

2 использовано в системе прерывания вычислительной системы, а также для управления доступом к общей магистрали или общей области памяти мультипроцессорных систем. Цель изобретения — повышение быстродействия. Устройство содержит два элемента ИЛИ 2, 3, генератор 1 тактовых импульсов, элементы И вЂ” НЕ 12, 14, счетчик

4, дешифратор 5. Каждый канал 8 содержит триггер 6, элемент ИЛИ вЂ” НЕ 9 и элемент

И вЂ” HE 7. В устройстве обеспечивается разнесение во времени момента переключения счетчика и момента срабатывания выходного триггера и сокращение времени на переход к обслуживанию очередного запроса за счет предварительного поиска этого запроса во время обслуживания предыдущего. 1 ил.

1481763

Формула изобретения в данный момент канала. На выходе элемента 7 появляется «О». Это вызывает появление на выходе элемента 14 «1», которая заблокирует счетчик 4 через элемент 2, до 45 начала обслуживания этого запроса.

После снятия сигнала обслуживаемого в данный момент запроса в связи с окончанием в его потребности триггер 6 сбрасывается и на выходе элемента 12 появляетСоставитель Г. Пономарева

Редактор С. Патрушева Техред И. Верес Корректор М. Максимишинеп

Заказ 2691/50 Тираж 669 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж вЂ” 35, Раушская иаб., д. 4/5

Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина, !01

Изобретение относится к цифровой вычислительной техники, в частности к устройствам приоритета, и может быть использо вано в системе прерывания вычислительной системы, а также для управления доступом к общей магистрали или общей области памяти мультипроцессорных систем.

Цель изобретения — повышение быстродействияя.

На чертеже представлена структурная схема устройства.

Устройство содержит генератор 1 такто-вых импульсов (ГТИ) 1, первый 2 и второй 3 элементы ИЛИ, счетчик 4, дешифратор 5, триггер 6, первый элемент И вЂ” НЕ 7, канал 8, элемент ИЛИ вЂ” HE 9, запросные входы 10 устройства, установочный вход 11 устройства, второй элемент И вЂ” HE 12, выходы 13 устройства, первый элемент И†HE !4.

Устройство работает следующим образом.

Перед началом работы триггеры 6 и счетчик 4 сбрасываются в «О» подачей положительного импульса на устовочный вход 11.

Запрос прерывания, поступающий на вход

10, инвертируется элементом 9, подается на вход элемента 7 и снимает сигнал сброса с установочного входа триггеров. Счетчик 4 в это время считает импульсы ГТИ 1, его содержимое увеличивается на каждый раз по заднему фронту тактовых импульсов. При этом содержимое счетчика дешифрируется дешифратором 5. В результате на выходе дешифратора последовательно формируются импульсы. После появления «1» на информационном входе триггера 6 и наличии запроса в данном канале с приходом переднего фронта синхросигнала на выходе канала появляется «О», т. е. начинает обслуживаться запрос. Этот «О» поступает на вход элемента 12 и на его выходе появляется «!», которая запирает синхровходы триггеров 6 через элемент 3. Счетчик 4 при этом продолжается считать по циклу с появлением очередного запроса на входе 10 при его совпадении с разрешающим потенциалом на входе дешифратора 5 для необслуженного

40 ся «О» — этим разблокируется прохождение тактовых импульсов к синхровходам триггеров 6 и с приходом переднего фронта тактового импульса на инверсном выходе триггера 6 канала 8, на номере которого остановлен счетчик 4, появляется «О».

На выходе элемента 7 формируется «1», которая вызывает появление на выходе элемента 14 «О», т. е. разблокируется счетчик и продолжает считать по циклу. В это же время на выходе элемента 12 формируется

«!» и блокирует синхровходы триггеров 6 и т. д.

Многоканальное устройство циклического приоритета, содержащее первый элемент

ИЛИ, генератор тактовых импульсов, дешифратор, счетчик, а в каждом канале триггер, выходы счетчика соединены с входами дешифратора, каждый выход которого соединен с первым входом соответствующего канала, отличаюи4ееся тем, что, с целью повышения быстродействия, устройство содержит второй элемент ИЛИ, два элемента И вЂ” HE, а в каждом канале — элемент И вЂ” НЕ и элемент ИЛИ вЂ” НЕ, первые входы первого и второго элементов ИЛИ соединены с выходом, генератора тактовых импульсов, а вторые входы соединены соответственно с выходами первого и второго элементов И вЂ” НЕ, выход первого элемента

ИЛИ подключен к счетному входу счетчика, выход элемента И вЂ” НЕ канала соединен с соответствующим входом первого элемента

И вЂ” HE, синхровходы триггеров всех каналов соединены с вторыми входами каналов и с выходом второго элемента ИЛИ, установочный вход триггера и первый вход элемента И вЂ” НЕ канала соединены с выходом элемента ИЛИ вЂ” НЕ данного канала, первый вход которого является запросным входом устройства, информационный вход триггера и второй вход элемента И вЂ” НЕ канала соединены с первым входом канала, инверсный выход триггера канала соединен с третьим входом элемента И вЂ” НЕ своего канала, с соответствующим входом второго элемента И вЂ” НЕ устройства и является выходом устройства, установочный вход которого соединен с входом сброса счетчика и с вторыми входами элементов ИЛИ вЂ” HE всех каналов, которые являются третьими входами каналов.