Устройство для считывания графической информации

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для считывания графической информации. Цель изобретения - расширение области применения за счет обеспечения возможности считывания относительных координат. Устройство содержит генератор импульсов, планшет с системами взаимно ортогональных координатных шин, индуктивно связанных со съемником координат и подключенных к входам соответствующих фазовращающих RS - элементов, выходы которых соединены с входами усилителей-ограничителей каналов преобразования. Каждый канал содержит фазовращатель, сумматор, преобразователь код-напряжение, реверсивный счетчик, первый и второй компараторы и коммутатор. Устройство дополнительно содержит элемент установки в исходное состояние, а в каждый канал введены делитель частоты, блок управления, широтно-импульсный дискриминатор, формирователь командных импульсов, блок памяти, счетчик и ключ. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСНИХ.

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5ц 4 G 06 K 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

rAjL:;|, ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И 0?НРЫТИЯМ

ПРИ ГКНТ СССР (2i) 4159903/24-24 (22) 11. 12.86 (46) 23.05.89. Бюл. М- 19 (71) Каунасский политехнический институт им.Антанаса Снечкуса (72) К.С.Крищюнас, В.В.Лаурушка и В.-А.А.Пташинскас (53) 681.327.12 (088.8) (56) Авторское свидетельство СССР

В 11 19044, кл. С 06 К 11/06, 1983.

Авторское свидетельство СССР

Ф 1101857, кл. G 06 К 11/06, 1983. (54) УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ ГРАФИЧЕСКОЙ ИНФОРМАЦИИ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано для считывания графической информации. Цель изобретения — расширение области применения за счет обеспечения возможИзобретение относится к автоматике и вычислительной технике и может быть использовано для считывания графической информации.

Цель изобретения — расширение области применения за счет обеспечения возможности считывания относительных координат.

На фиг.1 представлена блоктсхема предлагаемого устройства1 на фиг.2— схема блока управления.

Устройство (фиг. 1) содержит планшет 1 с координатными шинами, съемник 2 координат, генератор 3 импульсов, каналы преобразования, каждый

„„Я0„„1481813 А 1

2 ности считывания относительных коор1 динат. Устройство содержит генератор импульсов, планшет с системами взаимно ортогональных координатных шии, индуктивно связанных со съемником координат и подключенных к входам соответствующих фазовращающих

RC-элементов, выходы которых соединены с входами усилителей-ограничителей каналов преобразования. Каждый канал содержит фазовращатель, сумматор, преобразователь код — напряжение, реверсивный счетчик, первый и второй компараторы и коммутатор.

Устройство дополнительно содержит элемент установки в исходное состояние, а в каждый канал введены делитель частоты, блок управления, широтно-импульсный дискриминатор,.формирователь командных импульсов, блок С памяти, счетчик и ключ. 1 з.п.ф-лы, 2 ил. из которых содержит усилитель-ограничитель 4, блок 5 управления, широтно-импульсный дискриминатор 6, ключ 7, формирователь 8 командных импульсов, счетчик 9, блок 10 памяти, сумматор 11, преобразователь 12 коднапряжение, компараторы 13 и 14, реверсивный счетчик 15, дешифратор 16 коммутатор 17, фазовращаетль 18, делитель 19 частоты, элемент 20 установки в исходное положение — кнопочный ключ. Каналы 21 преобразования обозначены пунктирной линией. В устройст во также входят фазовращатели RC-элемента 22.

i 481813

Планшет 1 изготовлен из изоляционного материала, на поверхности которого вырезаны пазы с определенным шагом, например, равным 1/2 ширины прямоугольной петлевой обмотки. Для определения горизонтальной координаты используются, например, две секции обмоток, уложеннь1х в пазы, сдвинутых одна относительно другой на 1/2 шири- 10 ны петлевой обмотки и через фаэовращающие RC-элементы соединенных параллельно, что позволяет при движении съемника по планшету получить сигнал

U<, модулированный по фазе. Для on- 15 ределения вертикальной координаты перпеидикулярно к первым уложены другие две секции.

Съемник 2 координат, предназначенный для возбуждения координатных шин, 20 имеет форму карандаша, на оконечник которого намотана секционированная возбуждающая катушка, секции которой запитываются от первого выхода фазовращателя 18 соответствующего кана- 25 ла преобразования сигналов.

Генератор 3 импульсов предназначен для формирования импульсов высокой частоты.

Усилитель-ограничитель 4 предназ- 30 начен для усиления сигнала, поступающего на его вход с выхода координатных шин, и преобразует его в прямоугольный сигнал с амплитудой, стабилизированной на уровне ограниче- 35 ния О,..

Блок 5 управления предназначен для установки схемы канала преобразования в исходное положение в любой произвольно выбранной на планшете 40 точке и управляется элементом 20.

Широтно-импульсный дискриминатор

6 предназначен для формирования импульса, ширина которого пропорциональна разности фаз информативного 45 и опорного сигналов на его входах.

Ключ 7 открыт при наличии на его первом входе импульса с широтно-импульсного дискриминатора 6, и импульсы с выхода генератора 3 U> npo- 50 ходят на вход первого счетчика 9, и по окончании этого импульса ключ

7 закрывается и проход высокочастотных импульсов прекращается.

Первый счетчик 9 предназначен 55 для счета числа импульсов, поступающих на его вход. На его выходах получается код числа N„, пропорциональный разности фаз, измеряемой дискриминатором 6, а значит пропорциональный и перемещению съемника 2 координат по планшету 1. Выходы счетчика 9 являются выходами точного канала измерения. Число N< отражающее положение съемника 2 координат в пределах шага квантования апертуры, на которые разбита активная площадь планшета 1, может меняться от N< до N,о и от

И с до М, „щ„. Числа И мр и Ns мак определяют нижний и верхний уровни гаша квантования соответственно, а число N p определяет середину апертуры. Число М, = (N<»„+И, „„,) /2. При выборе апертуры в предлагаемом устройстве N м„к ъ О, N g =2", где п=1, к

2 3» а Nù 1 мди » макс о где k=1,2,3,...,n.

Формирователь 8 командных импульсов предназначен для формирования разнесенных во времени командных импульсов сначала для записи содержимого счетчика 9 в блок 10 памяти. (второй выход), а потом установки в нулевое положение счетчика 9 (первый выход). Кроме того, импульсы с первого выхода формирователя 8 используются для тактирования RC-элемента

22 в блоке 5 управления, что обеспечивает надежную установку в исходное положение схемы канала преобразования.

Блок 10 памяти хранит записанный код числа N< до прихода следующего командного импульса и по прямым выходам передает его в первый сумматор

11 и в компараторы 13 и 14,а по инверсным выходам часть инвертированного кода N< передается в блок 5 управления.

Сумматор 11 суммирует содержимое счетчика 9, записанное в блоке 10 памяти (точный канал), и содержимое реверсивного счетчика 15 (грубый канал). На выходе сумматора 11 код числа. является полным координатным сигналом, отражающим движение съемника 2 по планшету в двоичном коде.

Преобразователь 12 код — напряжение предназначен для преобразования кода числа N в аналоговый сигнал.

Компаратор 13, на первые входы которого поступает код числа N a на вторые входы подан постоянный код, соответствующий числу N „, в момент их равенства.предназначен для формирования импульса, поступающего на вход обратного счета реверсивного

5 .14818 счетчика 15 и определяющего момент перехода через нижнюю границу апертуры.

Компаратор 14, на первые входы которого также поступает код числа И,, а на вторые входы подан постоянный код, соответствующий числу N, „ в маке ° момент их равенства, предназначен для формирования импульса, поступающего на вход прямого счета реверсивного счетчика 15, и определения момента перехода через верхнюю границу апертуры.

Реверсивный счетчик 15 преднаэна- 15 чен для подсчета числа импульсов, поступающих с компараторов 13 и 14, при этом содержимое (код числа И ) отражает номер апертуры, в которой находится съемник 2 координат, и яв- 20 ляется выходом грубого канала измерения.

Дешифратор 16 предназначен для управления работой коммутатора 17.

Последний предназначен для подключе- 25 ния в определенном порядке к входу дискриминатора 6 выхода фазовращателя 18.

Фазовращатель 18 из последовательности импульсов, поступающих с дели- 3р теля 19 частоты, формирует столько опорных последовательностей импульсов, сдвинутых по фазе одна относительно другой на.с = 2a — электричеси

35 ких градусов по отношению к входной последовательности импульсов, где

n — необходимое число апертур, i=0

1,2,...,n — номер выхода фазовращателя 18, на сколько апертур разбита 4р активная площадь планшета. Первый выход фазовращателя 18 также используется для питания соответствующей секции возбуждающей катушки съемника 2 координат.

Делитель 19 частоты предназначен для уменьшения частоты импульсов генератора 3 до необходимой.

Блок 5 управления (фиг.2) содержит первый элемент И-HE 23, первый триггер 24, второй .элемент И-ПЕ 25, счетчик 26, схему 27 сравнения кодов, третий элемент И-НЕ 28, узел 29 памяти, сумматор 30, второй триггер 31, преобразователь 32 кода, компаратор

33 и третий триггер 34.

Компаратор 33 выходной сигнал усилителя-ограничителя 4 преобразует

1 в прямоугольные положительные импуль13 6 сы, соответствующие положительному полупериоду входного синусоидального сигнала U< с уровнями, совместимыми с входными уровнями цифровых микросхем типа ТТЛ.

Триггер 34, управляемый элементом 20 (U„, U o), предназначен для устранения "дребезга" контактов, управляет работой ключей 23 и 25 и выдает команды на запись в. узел 29 памяти и установку в исходное положение реверсивного счетчика 15 (U„).

Переход из одного состояния в другое триггера 34 происходит только с приходом импульса с формирователя 8 командных импульсов (U ) ..

Элементы И-HE 23, 25 и 28 работают в режиме ключей, с помощью которых задается логика прохождения информа-. тивных импульсов с компаратора 33 на первый вход дискриминатора 6 (U ).

- Триггер 24 с приходом информативного импульса с компаратора 33 запускает счетчик 26, а с приходом импульса со схемы 27 сравнения кодов

его останавливает и "обнуляет".

Триггер 31 выполнен в виде D-триггера, на его вход поступает опорный сигнал (U, ) с коммутатора 17, представляющий собой последовательность импульсов с постоянной (в пределах одной апертуры) фазой, а на вход С поступает информативный сигнал U< представляющий собой также последовательность импульсов, фаза которых относительно опорных импульсов (П,п ) может изменяться соответственно перемещению съемника 2 координат по планшету 1. На выходы К и S постоянно подан уровень логической единицы.

Если разность фаз сигналов на входах D и С меньше 180, то триггер

31 находится в таком состоянии, что на прямом выходе имеется уровень логического нуля, а на инверсномуровень логической единицы. Как только разность фаз сигналов на входах

D и С станет больше 180, триггер 31 меняет свое состояние на противоположное. Таким образом, триггер 3 1 фиксирует момент изменения разности фаз входных сигналов от 180 в сторону увеличения состоянием: на прямом выходе уровнем логической единицы, на инверсном выходе уровнем логического нуля. Когда разность фаз сигна-. лов на выходах триггера 31 больше о

180 и на прямом выходе имеется уро-.

7 148181 вень логической единицы, съемник 2 координат находится в пределах одной апертуры в интервале И1 ...И а„„ а когда разность фаз входных сигналов триггера 31 меньше 180 и на прямом о 5 его выходе имеется уровень логического нуля, съемник 2 координат в пределах одной апертуры находится в интервале N, „д ...И,, а в момент пере- 10 хода съемником координат середины апертуры триггер 31 меняет свое состояние на противоположное.

Счетчик 26 с приходом разрешающего импульса с триггера 24 начинает подСчет импульсов, поступающих с генератора 3 (U>). Содержимое счетчика

26 в двоичном коде подается на вторые входы схемы 27 сравнения кодов.

Сумматор 30 осуществляет суммиро- 20 ванне кодов, поступающих íà его вхо-гды. На его выходе формируется код числа N4, пропорционально которому необходимо задержать во времени информативный сигнал U при установке 25 схемы в исходное положение. Так как в пределах апертуры код числа N„ может иметь любое из значений в интервале N„„xè N(макс то II случае когда съемник находится в интервале 30

N мии...N о, код числа N4 должен быть равным разнице кодов чисел N 0 и NÄ, а когда съемник находится в интерваN

30 подан сигнал с триггера 31, а на остальные младшие разряды — постоян- 45 ный задающий код (логические нули).

На вторые входы сумматора 30 поступает дополнительный код числа N, (число И ), соответствующего части используемого обратного кбда числа

N (числа N,).

Сумма прямого кода N и дополнил! 3 тельного кода И< равна разнице прямых кодов чисел И „ и N„ если съем .ник 2 находится в интервале М,,«...

N . При этом разность фаз между информативным Uge и опорным Uö сигналами меньше 180 и на старший разряд первых входов сумматора поступает нулевой уровень с триггера 31. Если съемник находится в интервале между л

N I0 и NI мак, То сумма кодов ИЗ+И, маис

=N4 равна разнице кодов числел И1 макс и N а разность фаз между сигналами

ПАВ и U

Пример. Допустим, что N„, =

=8(1000) э N

4(0100), И„>«4(0100), И,мак =

=12(1100), а съемник 2 находится в точке, в которой N)=9(1001). В данном случае для записи кода максимального значения числа И достаточно трех разрядов сумматора 30. Так как разность фаэ между опорными U q и информационным Uae сигналайи больше

180, то на старший разряд первых входов сумматора 30 поступает уровень логической единицы с триггера 31 и код числа N =100. В данном случае

I л

И< =1 t 1, тогда сумма кодов И и И

100 равна +111

1.011

Блок 29 памяти по команде с триггера 34 запоминает и хранит код числа N4 и подает на первые входы схемы

27 сравнения кодов.

Схема 27 сравнения кодов в момент равенства кода числа N4 и кода счетчика 26 вырабатывает импульс, который изменяет состояние триггера 24, тем самым останавливая и "обнуляя" счетчик 26, и одновременно через элементы И-HE 25 и 28 поступает на вход дискриминатора 6 в качестве информативного импульса.

Преобразователь 32 кода преобразует код И, в дополнительный код числа.

Устройство для считывания графической информации работает следующим образом.

За исходное положение принято следующее состояние схемы: на кодовых выходах устройства имеются коды чисел Ис =N o, на аналоговых выходах

U =0 =0, на выходах счетчика 9 — код числа N,с, на выходах реверсивного счетчика 15 — код числа N<, к опорному входу дискриминатора 6 подключен первый выход фазовращателя 18, разность фаз между информативным и опор1481 813 ным сигналами на входах ди криминатора б равна 180

Один канал преобразования сигналов работает следующим образом (рабо5 та другого какала аналогична).

После включения напряжения питания на выходах реверсивного счетчика

15 появляется-произвольный код числа М в пределах счетного диапазона, который дешифруется дешифратором 16 и поступает на коммутатор 17, согласно этому коду коммутатор 17 подключает соответствующий выход фазовращателя 18 к опорному входу широт- 15 но-импульсного дискриминатора 6. Одновременно код числа И поступает на входы сумматора 11. Код числа И,| в пределах одной апертуры появляется и на выходах счетчика 9, который че- 20 рез блок 10 памяти поступает на другие входы сумматора 11. В результате на выходе канала преобразования появляется код числа N отличный от исходного числа И» и не соответствую- 25 щий положению съемника 2 координат на планшете 1, поэтому перед началом работы схема каналов преобразования устанавливается в исходное положение.

Установка происходит следующим 30 образом.

Нажимается кнопка элемента 20, триггер 34 с приходом импульса U на тактирующий вход меняет свое состояние на противоположное. На его прямом выходе появляется уровень логического нуля, который закрывает элеI мент И-НЕ 25, а на инверсном выходе триггера 34 уровень логической единицы открывает элемент И-НЕ 23 и раз- 40 решает запись в узел 29 памяти. С выхода координатных шин через усилительограничитель 4 и компаратор 33 поступают прямоугольные импульсы с фазой, прямо пропорционально зависящей от 45 перемещения съемника 2 координат по планшету 1. Эти импульсы через открытые элементы И-НЕ 23 и 28 поступают на информативный вход дискриминатора

6. Если съемник 2 координат в середи- 5 не какой-либо апертуры, то на входы дискриминатора 6 приходят импульсы, разность фаз между которыми равна

180 . Дискриминатор 6 вырабатывает импульсы, ширина KQTopblx соответствует этой разности. Каждый передний фронт этих импульсов открывает ключ

7, через который с генератора 3 на счетчик 9 приходит определенное число импульсов, в момент окончания импульса с дискриминатора 6 ключ 7 закрывается, а формирователь 8 импульсов выдает команды сначала на запись кода числа N | в блок 10 памяти (второй выход), а потом на "обнуление"

;счетчика 9 (первый выход). С прихо дом следующего импульса с дискриминатора 6 этот процесс повторяется.

Код числа N о с блока 10 памяти поступает на входы сумматора 11, на другие входы которого с реверсивного счетчика 15 поступает код числа И

Одновременно код числа М,д поступает на входы компараторов 13 и 14, на другие входы которых поданы постоянные коды чисел N< и М| а„ опреде1 МИН |ма Кс ляющие соответственно нижнюю и верхнюю границы апертуры, а число N соответствует середине апертуры, поэтому здесь никаких изменений не происходит. Одновременно часть инвертированного кода числа И.,| через преобразователь 32 кода поступает на входы сумматора 30 блока 5 управления, на другие входы которого подан постоянный код числа N>. Число N в данном случае равно нулю, так как разность фаз сигналов на входах дисо криминатора 6 равна 180 и значит на выходе триггера 31 нулевой уровень.,

Сумма кодов N и И на выходах сум 3 матора 30 в этом случае равна нулю, так как число М также равно нуюпо.

Код числа N4 записывается в узел 29 памяти (кнопка элемента 20 нажата и запись разрешена) и поступает на входы схемы 27 сравнения кодов. Импульсы с компаратора 33 поступают на вход триггера 24, который с приходом переднего фронта каждого импульса меняет свое состояние, тем самым разрешая работу счетчика 26, который подсчитывает импульсы с генератора !

3, поступающие на его вход, до тех пор, пока код числа импульсов на его выходе не сравняется с кодом числа

М . Так как в рассматриваемом случае число М =0 на первых входах схемы

27 сравнения кодов, а на вторых входах еще до момента начала работы счетчика 26 также нуль, то схема 27 выдает сигнал, запрещающий изменить состояние триггера 24, и счетчик 26 работы не начинает. Сигнал с выхода схемы 27 сравнения кодов на вход дискриминатора 6 не проходит, так как элемент И-НЕ 25 закрыт (кнопка

1481813

12 элемента 20 нажата). В момент отпус кания кнопки элемента 20 триггер 34 после прихода импульса U возвращается в предыдущее состояние, на пря- . мом выходе уровень логической единицы открывает элемент И-НЕ 25 и устанавливает в исходное положение реверсивный счетчик 15 (код числа N« ).

На инверсном выходе триггера 34 уро- 10 вень логического нуля закрывает элемент И-НЕ 23 и запрещает запись в узел 29 памяти. Таким образом, в узел

29 памяти записан и хранится до следующего нажатия кнопки элемента 20 15 код числа И4=0, на входах сумматора

11 имеются коды чисел И о и N, а на его выходе — NÄ, и схема канала преобразования находится в исходном состоянии. Измерение положения съем- 20 ника координат начинается с момента отпускания кнопки элемента 20 и возвращения триггера 34 в предыдущее состояние, а начало отсчета производится от той точки на планшете 1, в 25 которой находится съемник 2 координат в этот момент времени. Сигнал с усилителя-ограничителя 4 через компаратор 33 и после соответствующего преобразования в триггере 24, счет- 30 чике 26, узле 29 и схеме 27 сравнения кодов через элементы И-НЕ 25 и 28 поступает на информативный вход широтно"импульсного дискриминатора 6.

Однако нужная точка начала отсче35 та на планшете может не соответствовать середине апертуры, тогда разность фаз информативного и опорного импульсов на входах дискриминатора

6 не равна 180 и в счетчик 9, сле- 40 о довательно, и в блок 10 памяти и на входы сумматора 11 поступает код чис 14 Редела N) мин Nq MQKc> равный N . Пусть, например, выбрана такая точка на планшете, в которой 45 разность фаз сигналом на входах дисо криминатора 6 больше 180, тогда в блок 10 памяти, после нажатия кнопки элемента 20, поступает код числа .И о с М„(Н щ,. С части инвеРсных вы- 50 ходов блока 10 памяти часть инвертированного кода числа N, через преобразователь 32 кода поступает на входы сумматора 30, на другие входы которого подан код числа N>, так как разность фаз сигналов на входах дисо криминатора 6 больше 180 и значит на старший разряд первых входов сумматора 30 с триггера 31 поступает уровень логической единицы. Сумма кодов N> л и N, записывается в узел 29 памяти (кнопка элемента 20 нажата) и поступает на входы схемы 27 сравнения кодов. Одновременно код числа подсчитанных импульсов со счетчика 26 по ступает на другие входы схемы 27 сравнения кодов. В момент равенства кодов на входах схема 27 вырабатывает импульс, который возвращает. триггер 24 в предыдущее состояние, тем самым останавливая и сбрасывая показания счетчика 26. Таким образом, на выходе схемы 27 сравнения кодов формируется импульс, задержанный относительно информативного импульса пропорционально коду числа К, В момент отпускания кнопки элемента 20 и перехода триггера 34 в предыдущее состояние код числа N4 запоминается в узле

29 памяти и все последующие импульсы на выходе схемы 27 задерживаются на время, пропорциональное этому коду.

С выхода схемы 27 импульсы через открытые элементы И-НЕ 25 и 28 проходят на вход широтно-импульсного дискриминатора 6, на второй вход которого после отпускания кнопки элемента 20 подключается первый выход фазовращателя 18, а разность фаз между сигналами на входах дискриминатора 6 теперь равна 180 и, следовательно, на выходе канала преобразования появляется код числа М„о, соответствующий исходному состоянию схемы.

В случае, когда выбрана такая точка на планшете, в которой разность фаз сигналов на выходах дискриминатора 6 меньше 180, установка в исо ходное положение схемы канала преобразования происходит аналогично первому случаю, когда разность фаз сигналов равна 180.. Разница только в том, что в этом случае число N4 не равно нулю и на выходе схемы 27 сравнения кодов вырабатывается импульс, задержанный относительно информативного импульса пропорционально коду числа И 1..

Пусть съемник 2 координат, начиная с выбранной точки, движется по планшету 1 так, что разность фаз между информационным и опорным сигналами. на входах фазового дискриминатора 6, о начиная со 180, увеличивается, На опорный вход дискриминатора 6 в этот момент подключен выход фазовращателя

18 с постоянной фазой.(у =О.соответ"j!

4 !

14818! 3 ственно коду числа И исходного положения реверсивного счетчика 15.

На выходе дискриминатора 6 вырабатываются импульсы ширина которых увеЭ

5 личивается согласно увеличению разности фаз входных сигналов. Соответственно ширине этих импульсов ключ 7 пропускает пакеты импульсов с генератора 3 на счетчик 9, который подсчитывает число импульсов в каждом пакете. По окончании каждого импульса с дискриминатора 6 формирователь 8 командных импульсов формирует команды, по которым число импульсов в пакете N», сначала запоминается в блоке 1О памяти, а потом счетчик 9 устанавливается в нулевое положение и начинает работу с приходом следующего пакета импульсов. Таким образом, на 20 выходах блока 10 памяти имеются код числа N< (прямые выходы) и инверсный код этого же числа Й, (инверсные выходы), которые увеличиваются пропорционально увеличивающейся разности 25 фаз между информационным и опорным сигналами на входах дискриминатора 6, и, следовательно, пропорционально движению съемника 2 по планшету 1.

Код числа N » с блока 10 памяти посту- 30 пает на первые входы сумматора 11 и компараторов 13 и 14. В какой-то момент времени код числа N сравнивается с кодом числа И„ „, постоянно ма с заданным на вторых входах компаратора 14, который вырабатывает импульс, поступающий на вход прямого счета реверсивного счетчика 15. Это означает, что съемник 2 координат, движущийся по планшету 1, достиг верхней 40 границы апертуры.

Код на выходе реверсивного счетчика 15 увеличивается на единицу (N<=N

11. Код на выходе дешифратора 16 изменяется также на единицу, и коммутатор 17 подключает к опорному входу дискриминатора 6 выход фазовращате-1 ля t8 с фазой (, =2» †. Таким образом, 50 на входах дискриминатора 6 разность фаэ входных сигналов становится раво ной 180, а на выходах блока 10.памяти, следовательно, появляется код числа И, . Ha выходах сумматора 11 имеется код числа И =И,О+К(И „+1), где К вЂ” соответствующий вес одного импульса компараторов 13 и 14. При дальнейшем движении съемника 2 по планшету 1 код на выходах блока 10 памяти увеличивается, и в момент времени, когда И, =И„ „, компаратор 14 маке вырабатывает следующий импульс. Вы- ходной код счетчика 15 становится

И =И -+2, что аналогично указанному, вызывает срабатывание коммутатора 17 „ который подключает к опорному входу дискриминатора 6 следующий выход фа2 зовращателя 18 с фазой (g =2н —. Разп ность фаз сигналов на входах дискриминатора 6 опять становится равной

180 . На выходе блока 10 памяти опять появляется код числа И„а, а на выходах сумматора i 1 — код числа N N»0 +

+ K(N«+2) . При дальнейшем движении съемнйка 2 по планшету работа схемы канала преобразования аналогична.

Пусть в какой-то момент времени съемник 2 меняет направление движения по планшету 1 на обратное. В это время к опорному входу дискриминатора 6 подключен выход фазовращателя 18 с

1 фазой, например, р =2»-, на выходах блока 10 памяти имеется код числа И», а на выходах сумматора 11 — код числа

N„=N„+ К(И +1). С изменением направления движения съемника 2 разность фаз между информационным и опорным сигналами на входах дискриминатора

6 начинает уменьшаться и, следовательно, код числа N < на выходах блока

10 памяти также уменьшается; В момент равенства чисел И и И, „ц, заданного

» постоянно на вторых входах компаратора 13, вырабатывается импульс, поступающий на вход обратного счета реверсивного счетчика 15. Это означает, что съемник 2 на планшете 1 достиг нижней границы апертуры. Код на выходах реверсивного счетчика 15 уменьшается на единицу .(И =И +1-1), что через дешифратор. 16 вызывает срабатывание коммутора 17, который к опорному входу дискриминатора 6 подключает выход фаэовращателя 18 с фазой С

i-1

=2» †- после чего разность фаз между п» сигналами на входах дискриминатора 6 становится 180, на выходах блока 10 памяти появляется код числа И, а на выходах сумматора 1! — код числа

N x =N» +K(N to + i-1 ) . При дальнейшем движении съемника 2 разность фаз между сигналами на выходах дискриминатоl6

1481813

5

20 ра 6 уменьшается, соответственно уменьшается код на выходах блока 10 памяти, и в момент времени, когда

N =М, компаратор 13 вырабатывает мну следующий импульс. Выходной код реверсивного счетчика 15 становится

N N +i-2 что аналогично укаэаннойо ° му вызывает срабатывание коммутатора

17 ° который подключает к опорному входу дискриминатора 6 выход фаэовраi-2 щателя 18 с фазой с ; =,2« . Разность фаз между входными сигналами дискриминатора 6 опять скачком увеличивается до 180, на выходах блока

1, 10 памяти опять появляется код чис;ла N,, а на выходах сумматора 11 код числа N„=М +K(N д+i-2), Последующие циклы работы схемы аналогичны.

Когда положение съемника 2 на планшете 1 соответствует выбранной точке начала отсчета, к опорному входу дискриминатора 6 подключается выход фазовращателя 18 с фазой С, =0, на выходах блока 10 памяти появляется число N о, на выходах реверсивного счетчика 15 — код числа N«, а на выходах сумматора 11 — код числа N„=

=N +К N о, При дальнейшем движении съемника 2 по планшету 1 в том же направлении в следующий момент равенства кодов чисел М и Nq д„ на выходах реверсивного счетчика 15 появляется код числа И =И о-1, к опорному входу дискриминатора 6 подключается выход

1 фазовращателя 18 с фазой „ =27-, на выходах блока 10 памяти появляется код числа, а на выходах сумматора

11 — код числа N<=N <д+К(И<, -1) . По следующие циклы работы схемы аналогичны. При необходимости установить схему канала преобразования в исходное положение в другой точке на планшете необходимо установить съемник 2 координат в эту точку и нажать и отпустить кнопку элемента 20.

Таким образом, на кодовых выходах каждого канала преобразования получаются коды чисел, пропорциональные движению съемника по планшету, а на аналоговых выходах — аналоговые напряжения, также пропорциональные движению съемника.

Формула изобретения

1. Устройство для считывания графической информации, содержащее гене25

55 ратор импульсов, планшет с системами взаимно ортогональных координатных шин, индуктивно связанных со съемником координат и подключенных к входам соответствующих фазовращающих RC-элементов, выходы которых соединены с входами усилителей-ограничителей каналов преобразования, каждый из которых содержит фазовращатель, сумматор, выход которого является первым выходом устройства, преобразователь код— напряжение, реверсивный счетчик, первый и второй компараторы, выходы которых подключены соответственно к суммирующим и вычитающим входам реверсивного счетчика, а первые информационные входы являются информационными входами устройства, и коммутатор, информационные входы которого соединены с выходами фазовращателя, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет обеспечения возможности считывания относительных координат, оно содержит элемент установки в исходное состояние и в каждом канале преобразования делитель частоты, блок управления, широтно-импульсный дискриминатор, формирователь командных импульсов, блок памяти, счетчик .и ключ, выход усилителя-ограничителя соединен с первым входом блока управления, первый выход которого подключен к установочному входу реверсивного счетчика, выход коммутатора соединен с первым управляющим входом широтно-импульсного дискриминатора и с вторым входом блока управления, второй выход которого подключен к

:второму управляющему входу широтноимпульсного дискриминатора, выход которого соединен с управляющими входами формирователя импульсов и ключа, тактовый вход которого подключен к выходу генератора импульсов, а выход — к счетному входу счетчика, ус" тановочный вход которого соединен с первым выходом формирователя импульсов и пятым входом блока управления, а выходы — с информационными входами блока памяти, вход разрешения записи которого подключен к второму выходу формирователя импульсов, прямые выходы блока памяти соединены с первыми информационными входами сумматора и вторыми информационными входами первого и второго компраторов, инверсные выходы блока памяти подключе18

1481813

17 ны к информационным входам блока управления, вторые информационные входы сумматора соединены с выходами реверсивного счетчика и входами дешифратора, выходы которого подключены к управляющим входам коммутатора,. выходы сумматора соединены с информационными входами преобразователя код — напряжение, выход которого является вторым выходом устройства, информационный вход фазовращателя подключен к выходу делителя частоты, вход которого, соединенный с четвертым входом блока управления, подключен к выходу генератора импульсов, а третий и шестой входы блока управления соединены с выходами элемента установки в исходное состояние.

2. Устройство по п.1, о т л и — 2p ч а ю щ е е с я тем, что блок управления содержит компаратор, вход которого является первым входом блока, три триггера, счетчик, схему сравнения, узел памяти, три элемента И-НЕ, 25 сумматор и преобразователь кодов, информационный вход которого являет-. ся информационным входом блока, дополнительным информационным входом которого является первый информаци- 30 онный вход сумматора, второй информационный вход которого подключен к выходу преобразователя кодов, а управляющий вход — к выходу второго триггера первый установочный вход которого является вторым входом блока, третьим и шестым входами которого являются установочные входы третьего триггера, управляющий вход которого является пятым входом блока, первым выходом которого является первый выход третьего триггера, подключенный к первому входу второго элемента

И-НЕ, выход которого соединен с первым входом третьего элемента И-НЕ, выход которого подключен к второму установочному входу второго триггера и является вторым выходом блока, четвертым входом которого является счетный вход счетчика, управляющий вход которого соединен с выходом первого триг- гера, первый установочный вход которого соединен с выходом компаратора и с вторым входом первого элемента И-НЕ, первый вход которого подключен к второму выходу третьего триггера и к управляющему входу узла памяти, а выход — к второму входу третьего элемента И-HE„ выход сумматора соединен с первым информационным входом схемы сравнения, второй информационный вход которой подключен к выходу счетчика, а вы— ход — к второму установочному входу первого триггера и к второму входу второго элемента И-НЕ.

1481813

Составитель Т.Ничипорович

Техред А. Кравчук Корректор И. Горная

Редактор И.Горная

Заказ 2693/52 Тираж 669 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101