Цифровой фильтр с линейной дельта-модуляцией

 

Изобретение относится к вычислительной технике и технике связи. Его использование в устройствах цифровой обработки сигналов позволяет повысить быстродействие фильтра. Цифровой фильтр содержит генератор 1 импульсов, формирователи 2, 3 адресов, формирователь 4 импульсов, блок 5 постоянной памяти, блок 6 оперативной памяти, блок 8 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ , блок 9 мультиплексирования, двоичный сумматор 10, накапливающий сумматор 11 и буферные регистры 12, 13. Благодаря введению блока 7 оперативной памяти вычисление цифровой свертки обеспечивается более быстро. 1 з.п.ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧ ЕСНИХ

РЕСПУБЛИК

„„SUÄ,1481893 (5l)4 Н 03 1; 3/02, Н 03 Н 17/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ. К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ HOMHTET

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 4282761/24-24 (22) !3.07.87 (46) 23.05.89 ° Был. У 19 (72) А. В. Тимченко (53) 681.325(088.8) (56) Погрибной В. А. Бортовые системы обработки сигналов. — Киев: Наукова думка, 1984, с 84, Авторское свидетельство СССР

Ф !424119. кл. Н 03 М 3/02, !986. (54) ЦИФРОВОЙ ФИЛЬТР С ЛИНЕЙНОЙ ДЕЛЬТА-МОДУЛЯЦИЕЙ (57) Изобретение относится к вычислительной технике и технике связи.

Его использование в устройствах цифровой обработки сигналов позволяет повысить быстродействие филь тра. Цифровой фильтр содержит генератор 1 импульсов, формиров атели 2, 3 адресов. формирователь 4 импульсов, блок 5 постоянной памяти, блок 6 оперативной памяти, блок 8 элементов ИСКЛМЧАВР1ЕЕ

ИЛИ, блок 9 мультиплексирон ания, двоичный сумматор 10, накапливающий сумматор 11 и буферные регистры 12, 13.

Благодаря введени о блока 7 оперативной памяти вычисление цифровой свертки обеспечивается более быстро.

1 з . п . ф-лы, 3 ил.

1481893

Изобретение относится к вычислительной технике и технике связи и может быть использовано в устройствах цифровой обработки сигналов.

Цель изобретения — повышение быстродействия фильтра.

На фиг. 1 представлена функциональ ная схема фильтра; на фиг. 2 - форми" рователь адресов; на фиг. 3 — времен- 10 ные диаграммы работы фильтра.

Цифровой фильтр с линейной дельтамодуляцией содержит генератор импульсов, первый 2 и второй 3 формирователи адресов, формирователь 4 им- 15 пульсов, блок 5 постоянной памяти, первый 6 и второй 7 блоки.оперативной памяти, блок 8 элементов ИСКЛ10ЧАЮЩЕЕ ИЛИ, блок 9 мультиплексирования, двоичный сумматор 10, накапливающий 20 сумматор 11, первый 12 и второй 13 регистры сдвига.

Формирователи 2 и 3 адресов содержат (фиг. 2) выделитель 14 положительного перепада, регистр 15 сдвига 25 и сумматор 16 по модулю два.

Цифровой фильтр с линейной дельтамодуляцией работает по следующему алгоритму.

Известно, что выходной сигнал циф- 30 рового фильтра, в котором весовые коФ эффициенты представлены в формате линейной дельта-модуляции (ЛДИ), а входной сигнал - в формате импульснокодовой модуляции (ИКИ), вычисляется по формуле цифровой свертки

1 ф, lw 0 - входная ИКМ-последо" тельность1 . 1е m, а=О, Е-l — весовая последователь нос представ» 45 ленная в формате

ХД1: е; е 1-1; 1 ). (11

Прямое вычисление последовательности отсчетов fy„) по (1} требует проведения в каждом периоде дискретизации большого числа арифметических операций (n ° li), что препятствует по-, лучению высокого быстродействия циф-, рового фильтра.

Дпя получения алгоритма функционирования предлагаемого устройства изменяют .порядок суммирования в (1):

М-1

la 0

4 и М-1 х . е; = g v,, (2)

6=1 где ?., = (ь1 (ь! л

5=< 3=1 ()

Рассмотрение формулы (2) показывает, что выходной сигнал фильтра можно получить, суммируя N последовательных значений (y „}.

Каждое иэ этих значений. вычисляется только при помощи операций суммирования, без выполнения операции многоразрядного умножения, что позволяет сократить затраты времени на вычисление последовательности (y„ j, а в результате увеличить быстродействие цифрового фильтра.

Перед началом фильтрации необходимо провести обнуление накапливающего сумматора 11, регистра 13 и установить начальные значения в формирователях 2 и 3 адресов (цепи сброса не показаны). На выходах фильтра при этом устанавливается нулевое значение выходного сигнала. Одновременно в блоки 6 и 7 оперативной памяти необходимо занести нулевые последовательности, е

Генератор 1 импульсов генерирует непрерывную последовательность импульсов (фиг. За) частотой Yi/Ò, где

Т вЂ” период дискретизации, По переднему фронту (положительному перепаду) этих импульсов, поступающих на тактовые входы формирователей 2 и 3 адресов, на выходах последних формируются соответственно последовательности адресов блока 5 постоянной памяти (весовых коэффициентов) 1,Р;), О, N-1 (фиг. Зб), совпадающих с последовательностью адресов второго блока 7 оперативной памяти, и последовательность адресов блока 6 оперативной памяти tr q,,), i. = О, N-l.

Формирователи 2 и 3 адресов выполнены одинаковыми, т.е. при п=О т6ос1 И, где и " номер отсчета входного сигнала, (r>; ) =-1Р;, По каждому из адресов Р в блоке 5 постоянной памяти записанное значение соответствующего коэффициента весовой последовательности цифрового фильтра в формате линейной дельта-модуляции 1. = (1 е „) /2,1 L, Е 10, 11

3 148189

Запись производят следующим образом. В ячейку с номером Р, записыва<лу ют значение 1., k = (М-i)mod М, в

5 результате чего, эа период дискретизации Т при поступлении на входы блока 5 постоянной памяти последовательности 1Р,), х О, М-1 на его выходе генерируется последов ательность

11, „1, 11с " О, M-1, М-2,...,13, посту<Ч пающая на вход блока 8 элементов ИСКЛИЧА10ЩЕЕ ИЛИ.

Рассмотрим работу фильтра с момен- )5 та времени (фиг. 3), когда на выходе формирователя 4 импульсов, выделяющего начальное (P.,)-e состояние формирователя 2 адресов, появляется импульс (фиг. Зг) . По заднему фронту 20 этого импульса в первом регистре 12 фиксируется значение адреса r,„„которое в следующем периоде дискретизации, в момент времени t,, êç регистра 12 переписывается в формирователь 25

3 адресов, т.е. в следующем периоде дискретизации на выходах блока 3 по переднему фронту сигнала с блока 4 генерируется последовательность

1 Ь ("-h "na ° ° "(иS> Г о .

Принимают, что в данном периоде дискретизации и О тпой М. Тогда (r

Ф

= Р;1, а в следующем периоде дискре-. тизации (и = 1 mod М) сп раведливо 35 равенство 1 „, Ь тР(„ „„,(т .Таким образом, запись значения выходного сигнала формирователя 3 во втором такте предыдущего периода дискретизации в формирователь 3 в пер40 вом такте последующего периода дисФ кретизации обеспечивает циркуляцию адресов блоков 5 и 6 памяти. л

Отсчет входного сигнала х „поступает с входов фильтра на информационные входы блока 6 оперативной памяти и блока 9 мультиплексирования. В интервале времени Гй о, t,)ïðè высоком уровне сигнала с блока 4 значение . записывается в ячейку r „, блока 6 памяти и одновременно через блок 9 поступает на входы сумматора 10, В последующих тактах в интервале времени $t т, t,)из блока 6 считываются и через блок 9 передаются на входы сум- 55 матора 10 очередные значения отсчел тов входного сигнала х, причем за период дискретизации (О, Т1 на входы

5- у v п т

Одновременно на управляющий вход

1 блока 8 поступает последовательность

1 (т) весовых коэффициентов (М-i)mod М, i = О, М-1, причем при (<1

О производится суммирование . 3 значения Vy „(, с накопленным в сумма-, <м торе 11 значением, а при т > = 1 вычитание: значения vy h из накопленной в сумматоре 11 суммы. Так как . йоследовятельность индексов значений (ы

vy „(, и 1 т, соответствуют записанным ранее индексам в формуле цифровой свертки (1), то в конце интервала дискретизации в сумматоре 11 формируется значение выходного отсчета предлагаемого устройства у „ в формате ИКМ. По переднему фронту сигнала с блока 4 в следующем периоде дискретизации значение.y „ эаписивается во второй регистр 13, а сумматор 11 обнуляется. В последующие интервалы дискретизации работа предлагаемого

4 сумматора 10 поступает последовательность (x I, q = и — (M-i)mod М, записанная по номерам ячеек t r h; ), i О, М-1 блока 6 оперативной памяти.

Одновременно в интервале времени

t,1ïðîâîäèòñÿ чтение из ячейки

Р, блока 7 памяти значения накопленного в ней сигнала, которое суммирул ется в сумматоре 10 с значением х

= и — (М-О) mod М п. Результат суммирования в интервале времени Lt,, 1записывается в ту же Р, ячейку блока 7 оперативной памяти. В последующем такте в интервале времени tt, С )осуществляется запись результата суммирования значения из ячейки Р

1 блока 7 со значением отсчета х

q = n-(М-1)mod М = n-(М-1).

Учитывая, что такое накопление происходит непрерывно в и-м интервале дискретизации(О, Т) на выходах сумматора 10 формируется последовательно сс ть значений 3 q y „„), k = (Мi)mod М, i = О, N-1, поступающая через блок 8 на информационные входы сумматора 11.

Значения

5 148 цифрового фильтра происходит аналогично

Формирователь 3 (2) адреса представляет собой генератор Г1-последовательности. Для генерации последовательности адресов fP;3 используется следующее свойство 11-последовательности: ее можно получить на основе регистра сдвига с соответствующими обратными связями, причем задержка формирования очередной кбдовой комбинации на выходе регистра сдвига не превышает времени задержки в одном триггере, в то время как, например, в счетчиках эта задержка значительно больше. Другим используемым свойством указанной последовательности является то, что на протяжении

М тактов, M = 2 " — 1, п — разрядность регистра сдвига, выходные кодовые комбинации не повторяются. Начальная кодовая комбинация может быть произвольной, отличной от нулевой, причем все кодовые комбинации повторяются в выходной последовательности с соответствующим временным сдвигом.

Следовательно, псевдослучайная последовательность (P;), i = О, 11-1, Р,. 4 ОО, M = 2 — 1, генерируемая на выходах формирователя 3 (2) адреса, позволяет адресовать соответствующее число ячеек в блоках 5-7 памяти, а использование для ее формирования регистра 15 сдвига с соответствующи ми связями позволяет сократить непроизводительные потери времени на формирование каждого адреса..

Таким образом, затраты времени на вычисление отсчета выходного сигнала по сравнению с известным фильтром уменьшаются.

Формула изобретения

1. Цифровой фильтр с линейной дельта-модуляцией, содержащий генератор ычнульсов, выход которого подключен к входу первого формирователя адресов, выходы которого соединены с входами блока постоянной памяти и формирователя импульсов, выход которого подключен к тактовым входам первого и второго буферных регистров и управляющим входам первого блока

:оперативной памяти и блока мультиплексирования, второй формирователь ,адресов, двоичный сумматор, накапливающий сумматор, выход блока постоянной памяти подключен к первому входу

1893 е

40

5

25 блока элементов ИСКЛОЧАМЩЕЕ ИЛИ, выходы первого блока оперативной памяти соединены с первыми информационными входами блока мультиплексирования, вторые информационные входы которого объединены с информационными входами первого блока оперативной памяти и являются входами фильтра, о т л и— ч а ю шийся тем, что, с целью повышения быстродействия фильтра, в него введен второй блок оперативной памяти, адресные входы которого подключены к выходам первого формирователя адресов, управляющий вход второго блока оперативной памяти объединен с тактовыми входами накапливающего сумматора и второго формирователя адресов и подключен к выходу генератора импульсов, выходы второго формирователя адресов соединены с адресными входами первого блока оперативной памяти и информационными входами первого буферного регистра, выходы которого соединены с информационными входами второго формирователя адресов, управляющий вход которого объ-единен с входом обнуления накапливающего сумматора и подключен к выходу формирователя импульсов, выходы блока мультиплексирования и второго блока оперативной памяти соединены соответственно с первыми и вторыми входами двоичного сумматора, выходы которого подключены к информационным входам второго блока оперативной памяти и вторым входам блока элементов ИСКЛ10ЧАЮЩЕЕ ИЛИ, выходы которого соединены с информационными входами накапливающего сумматора, выходы которого соединены с информационными входами второго буферного регистра, выходы которого являются вьходами фильтра.

2. Фильтр по п. 1, отличающийся тем, что формирователь адресов содержит регистр сдвига, сумматор по модулю два и формирователь переднего фронта импульса, выход которого соединен с управляющим входом регистра сдвига, установочные и тактовый входы которого и вход формирователя переднего фронта импульса явJIRIoTcH соответственно йнформационными тактовым и управляющим входами формироватЕля, выход сумматора по модулю два соединен с информационным входом регистра сдвига, выходы которого подключены к входам сумматора по модулю два и являются выходами формирователя.

1481893

Составитель О. Ревинский

Редактор М. Бланар Техред д.0лрдннк Корректор И. Горная

Заказ 2701/56 Тираж 885 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", .r. Ужгород, ул. Гагарина, 101