Многоканальное устройство для ввода аналоговой информации

 

Изобретение относится к измерительной и вычислительной технике и может быть использовано при построении высокопроизводительных систем сбора и обработки аналоговых данных. Цель изобретения - повышение достоверности вводимой информации. Устройство содержит блок управления, блок памяти, интеграторы, мультиплексоры, регистр, счетчик, генератор импульсов, источник опорного напряжения. Цель изобретения достигается за счет реализации способа двойного интегрирования, заключающегося в последовательном интегрировании входного и эталонного сигналов. Кроме того, возможно тестирование входных каскадов устройства в процессе работы. 1 з.п. ф-лы, 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sl! 4 С Об Р 3/05

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

f10 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (2!) 4340953/24-24 (22) 05.10,87 (46) 23,07.89, Бюл, М 27 (72) В.Ю, Каменский, Г,А. Рубцов, М,N. Лысункин и Г.С. Говоренко (53) 681.327(088.8) (56) Авторское свидетельство СССР

У 1287141, кл, G 06 F 3/05, 1985.

Авторское свидетельство СССР

В 1273911, кл. G 06 F 3/05, 1985, (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ .ВВОДА АНАЛОГОВОЙ ИНФОРМАЦИИ (57) Изобретение относится к измери.тельной и вычислительной технике и может быть использовано при построеИзобретение относится к контрольно-измерительной и вычислительной технике и может быть использовано при построении высокопроизводительных систем сбора и обработки аналоговых данных.

Цель изобретения — повышение достоверности вводимой информации,устройства.

На фиг. представлена функциональная схема устройства; на фиг,2 временные диаграммы работы устройства; на фиг, 3 — функциональная схема интегратора; на фиг. 4 — временная диаграмма работы счетчика.

Устройство содержит мультиплексоры 1.1...1.N, интеграторы 2.1-2.N, источник 3 опорного напряжения, регистр 4, блок 5 памяти, задатчик 6 кодов, генератор 7 импульсов, счетÄÄSUÄÄ 1495778 нии высокопроизводительных систем сбора и обработки аналоговых данных, Цель изобретения — повышение достоверности вводимой информации. Устройство содержит блок управления, блок памяти, интеграторы, мультиплексоры, регистр, счетчик, генератор импульсов, источник опорного напряжения, Цель изобретения достигается эа счет реализации способа двойного интегрирования, заключающегося в последовательном интегрировании входного и эталонного сигналов, Кроме того, возможно тестирование входных каскадов устройства в процессе работы. 1 з.п, . ф-лы, 4 ил. чик 8, блок 9 управления, который содержит первый 10, второй ll, третий 12, четвертый 13 и пятый 14 триггеры, счетчик 15, эадатчик 16 кодов, 4 " элемент И-HF !7, первый 18 и второй ЯР

19 элементы И, элемент НЕ 20, пози- ©4 циями 21 30 обозначены входы-выходы устройства. вм 1

Устройство работает следующим об- Я) разом.

Вся соьокупность входных аналоговых сигналов, подлежащих преобразова- нию в цифровую форму, разбивается на группы и поступает на информационные 3 входы устройства 22.1...22.N. Мульти- юг плексоры 1.1...1.N, управляемые по шине 28 адреса от блока 9, обеспечивают подключение каналов, соответствующих поступающему ва них адресу, к информационным входам интеграторов

1495778

2,1...2.N. Структурная схема интеграторов 2.1...2,N может иметь вид, при-. веденный на фиг.3. Источник 3 опорного напряжения служит для иформиро5 вания эталонного напряжения, необходимого для работы интеграторов 2.1... ...2.N. Для управления интеграторами из блока 9 по шине 30 управления поступают три сигнала: "Сброс" 1 для обнуления интеграторов (управляет ключом К1 на фиг.3), "Накопление" 2 эталонной длительности — интегрирование входного неизвестного сигнала (управляет ключом К2 на фиг.3) 15 и "Списывание" 3 (интегрирование эталонного напряжения U „ полярности противололожной полярности 0 „) (уп равляет ключом КЗ на фиг. 3). От момента начала сигнала "Списывание" 3 20 и до момента, когда компаратор обнаружит переход напряжения с выхода интегратора через "0", производится подсчет импульсов эталонной частоты, Зафиксированное количество импульсов будет представлять собой цифровой эквивалент входного преобразуемого сигнала, Исходное устройство находится в состоянии ожидания, при этом триггер 30

13 находится в "0", обеспечивая тем самым находение в "0" триггера 12 и состояние загрузки счетчика 15 кодом начального адреса, поступающим с задатчика 16. Низкий уровень с прямого выхода триггера 12 в свою очередь обеспечивает нахождение в "1" триггера 10, а счетчика 8 в режиме загрузки кодом, поступающим с задатчика.6, Загрузка счетчика 8 осуществляется 40 каждым фронтом 0-1 сигнала тактовой частоты, поступающего на вход синхронизации счетчика 8 с прямого выхода генератора 7, при наличии низкого уровня на входе разрешения загрузки. 45

Состояние остальных триггеров и регистров системы следующее: триггеры 1! и 12 в "0", регистра 4 в "0", регистры 5.1...5.N в произвольном состоянии, 50

Сигнал "Сброс" высокого уровня, формируемый триггером 10,ноддерживает интеграторы 2,1...2,N в состоянии

"Сброс", код начального адреса, находящийся на шине 28 адреса, обеспечивает подключение начального канала к интеграторам 2,1...2,М.

Установка устройства в исходное состояние о< уществляется сигналом

Установка, подаваемым на вход

23.

При поступлении на вход 24 сигна-, ла "Пуск" триггер .13 установится в

"1" и разрешит тем самым работу устройства. Со счетчика 15 снимается режим загрузки, а с триггера 12 режим принудительной установки в "0 .

Первым же импульсом тактовой частоты от генератора 7 триггер 12 установится в "1" и снимет со счетчика 8 режим загрузки, при этом счетчик 8 перейдет в режим счета импульсов, начиная со значения М, определяемого задатчиком 6. Значение M может быть любым от 0 до 2, где n — разрядность счетчика 8, и определяется исходя из требуемой длительности сигнала "Сброс" 1 шины 30 (Т 4>), необходимой для обнуления интеграторов

2.1...2.N, согласно соотношению М= ь-4

Т б р т °

Переключение старшего информационного разряда счетчика 8, поступающего на вход синхронизации триггера 10, вызовет переключение его в состояние

"0", при этом снимается сигнал

"Сброс" 1 шины 30.. Одновременно сиг-... нал высокого уровня с инверсного выхода триггера 10 выведет триггер 11 из состояния принудительной установки в "0" и поступит на первый вход элемента И 18, на втором входе элемента

И 18 при этом присутствует. сигнал высокого уровня с инверсного выхода триггера ll, так как он находится в состоянии "0". На интеграторы 2,1... ...2.N поступит сигнал высокого уровня "Накопление" 2 шины 30 с выхода элемента И 18, который переведет интеграторы 2.1...2.N в режим накопле" ния (интегрирования входного сигнала, поступающего с информационных входов

22 1...22,N через мультиплексоры

l.l. °,1.N и имеющего адрес, значение . которого находится на шине 28 адреса).

При достижении счетчиком 8 выходного кода 11...11 на его выходе переноса появится высокий уровень, который поступит на второй вход элемен" та И-НЕ 17, однако его распростране" ние на этом прекратиться, так как на первом входе элемента И-НЕ 17 при этом присутствует низкий уровень с выхода триггера ll, Следующим импульсом тактовой частоты, поступающим с

5 1495778 6

1О

20 генератора 7, счетчик 8 переключится в состояние 00...00 и снимет высокий

I уровень с выхода переноса, Одновременно с этим переключение старшего разряда счетчика 8 из "I" в "0", инвертированное элементом HE 20, вызовет переключение .триггера ll в состояние "1" °

Низкий уровень, снимаемый .с инверФ сного выхода триггера II поступит на второй вход элемента И 18 и тем самым запретит формирование сигнала

"Накопление" 2 шины 30, а сигнал высокого уровня, снимаемый с прямого выхода триггера 11 (сигнал "Списывание" 3 шины 30), переведет интеграторы 2.1. ° ° 2.N в режим списывания (интегрирование опорного напряжения, поступающего от источника 3 опорного напряжейия), Длительность сигнала

"Накопление" 2 шины 30 T „ „ определяется соотношением

Одновременно с этим сигнал высокого уровня поступит на первый вход элемента И-НЕ 17, счетный вход счетчика 15, что вызовет его переключение и изменение адреса на шине 28, и на синхронизирующий вход триггера

14, что вызовет его переключение в состояние "0" в том случае, если он был в "!", и на вход установки в "0" регистра 4 ° Поступление высокого уровня на вход установки в "0" регистра 4 переведет его (регистр) иэ режима принудительного обнуления в режим отслеживания входной информа" ции, поступающей на информационные входы с выходов интеграторов 2 ° l„„„ ...2.N. С этого момента регистр 4, служащий для синхронизации сигналов с интеграторов 2.1...2.N с частотой генератора 7 с целью устранения гонок в регистрах 5.1...5.N, будет фиксировать поступающую на него информацию по приходу фронта 0-1 каждого им" пульса тактовой частоты, снимаемой с инверсного выхода генератора 7. Поскольку к этому времени на информационных входах регистра 4 уже присутствуют сигналы высокого уровня (особенность работы интеграторов в том, что производится интегрирование от достигнутого в предыдущем такте — накоплении — уровня до нуля, т,е. в момент начала списывания импульс с интегратора уже присутствует

55 и кончается в момент достижения интегратором "0"), то после первого же импульса с инверсного выхода генератора 7 на выходах регистра 4 появятся сигналы высокого уровня, которые поступят на соответствующие входы синхронизации регистров 5.1...5.N, Регистры 5,1...5.N с тремя состояниями являются так называемыми защелками", т.е. при поступлении на их вход синхронизации высокого уровня они начинают отслеживать изменения входной информации, поступающей на их информационные входы со счетчика 8. В момент достижения д-м интегратором (или нескольких интеграторов одновременно) нуля на его выходе, появится низкий уровень, который зафиксируется в соответствующем (-м) разряде регистра 4. Низкий уровень сигнала с i-го выхода регистра поступает на вход синхронизации регистра

5.д, тем самым будет запрещено изменекие информации в регистре 5.i. Taким образом по мере поступления сигналов низкого уровня с интеграторов

2,1...2,N в регистрах 5.1...5,N будут зафиксированы значения кодов, соответствующие величинам преобразуемых входных сигналов, По достижении счетчиком 8 значения выходного кода Il...tl на его выходе переноса снова сформируется высокий уровень, который поступит на второй вход элемента И-НЕ 17, на первом входе которого к этому времени уже присутствует. высокий уровень с прямо" го выхода триггера ll. Сигнал низкого уровня с выхода элемента И-НЕ 17 ус-.. тановит в "1" триггер 14 и поступит на информационный вход триггера 12 и вход разрешения счета счетчика 8, запретив ему (счетчику) при этом счет, Следующим импульсом тактовой частоты с генератора 7 триггер !2 установится в "0" сигналом со своего прямого выхода разрешит счетчику 8 режим загрузки кодом, поступающим с задатчи-. ка 6, и установит триггер 10 в "1", что вызовет установку триггера II в

0, выставление сигнала "Сброс" 1 в снятие сигнала "Списывание 3 ши-,. ны 30. Снятие сигнала "Списывание 3 шины 30 вызовет в свою очередь установку в "0" тех разрядов регистра 4 (вых.4 2), которые к этому времени по каким-либо причинам (например, неисправность интегратора или датчи1495778 ка) еще имели высокий уровень, блокировка счета счетчика 8 нужна для того, чтобы устранить гонки в регистрах 5.1...5,N для этого случая и за5 фиксировать в отказавшем канале код (вых,5к фиг.2) 11...11, что в дальнейшем с помощью допускового контроля может быть идентифицировано как отказ. 10

Следующим импульсом тактового гененератора 7 счетчик загрузится кодом М задатчика 6, триггер 12 установится в "1" и начнется новый цикл преобразования. 15

Наличие высокого уровня на выходе

29, снимаемого с прямого выхода триг.гера 14, сигнализирует потребителю (ЭВМ) о том, что элементарный цикл ,преобразования закончен и в регист- 20 рах 5.1...5.N подготовлена истинная инфбрмация. Съем данных с регистров

5.1...5,N осуществляется путем поочередной подачи импульсов низкого уровня на входы 25,1...25.N. При этом тот регистр 5,j, на вход разрешения выходя которого подан сигнал низкого уровня с входа.25.j,ïåðåâåäåò свой выход в активное состояние и выставит свое содержимое на шину 27 ЗО данных,По окончании чтения всех регистров потребитель (ЭВМ ) устанавливает триггер 14 в нулевое состояние путем подачи импульса низкого уровня с входа 26. Следует подчеркнуть, что чтение всех регистров должно быть осуществлено эа время, не превышающее (Т + Тиц„) с момента появления с р -ИФк высокого уровня на выходе 29, в противном случае информация будет поте- 40 ряна, а триггер 14 будет установлен в "0" появлением сигнала "Списывание" на прямом выходе триггера 11, Информация о номере преббразованного канала поступает потребителю по шине 45

28 адреса, при этом истинный адрес канала равен адресу на шине 28 минус

i так как к моменту появления сигнала готовности на выходе 29 уже произошел сдвиг адреса, Сдвиг адреса сразу по окончании режима накопления вызван тем, что входным схемам,(согласующие устройства) нужно определенное время на их точную установку, При таком способе коммутации адреса это время равно Т „„,+T, где, г свис 2 т °

По достижении счетчиком 15 состояния l 1 и по началу очередного импульса "Списывание" 3 с прямого выхода триггера ll на выходе переноса счетчика 15 сформируется сигнал низ кого уровня, который по окончании импульса "Списывание" снова примет высокий уровень, при этом фронтом 0-1 сигнала переноса счетчика адреса 15 триггер 13 установится в состояние

"0 и система снова перейдет в состояние ожидания. Полный цикл преобразования закончен, Формула изобретения

1, Многоканальное устройство для ввода аналоговой информации, содержащее блок управления, мультиплексоры, счетчик, блок памяти, выходы которого являются информационными выходами устройства, первый и второй входы блока управления являются соответственно первым и вторым входами синхронизации устройства, выходы группы блока управления соединены с адресными входами мультиплексоров, о т— л и ч а ю щ е е е ÿ тем что, с целью повышения достоверности вводимой информации, в устройство введены интеграторы, регистр, генератор.импульсов, задатчик кодов, источник опорно" го напряжения, информационные входы мультиплексоров являются информационными. входами устройства, выходы мультиплексоров соединены с первыми информационными входами интеграторов, выход источника опорного напряжения соединен с вторыми информационными входами интеграторов, выходы которых соединены с информационными входами регистра, выходы которого соединены с входами записи блока памяти, выходы задатчика кодов соединены с входами параллельной записи счетчика, выходы

\ младших разрядов которого соединены с информационными входами блока памяти, выход старшего разряда счетчика соединен с четвертым входом блока управления, выход переполнения первого счетчика соединен с пятым входом блока управления, прямой выход генератора импульсов соединен со счетным входом счетчика и третьим входом блока управления, а инверсный выход — с входом записи регистра, четвертый, пятый и шестой выходы блока управления соединены с первым, вторым и третьим входами управления интеграторов соответственно, вход сброса регистра!

495778 соединен с щестым выходом блока управления, входы управления блока памяти являются входами считынания устройства, выходы группы блока управления являются адресными выходами устройства, шестой вход .блока управления янляется третьим входом синхронизации устройства, третий выход блока управления является выходом синхрони- !О зации устройства, первый и второй выходы блока управления соединены соответственно с входом разрешения работы и входом записи счетчика, 15

2. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что блок управления содержит пять триггеров, счетчик, задатчик кодов, элемент И-НЕ, дна элемента И, элемент НЕ, синхро- >О вход первого триггера и вход элемента НЕ являются четвертым входом блока, первый вход элемента И-НЕ является пятым входом блока, входы сброса и установки четвертого триггера являются соответственно перным и вторым входами блока, выход четнертого триггера соединен с входом сброса третьего триггера и входом записи счетчика, информационные выходы которого являются выходами группы блока, выход переполнения счетчика соединен с синхровходом четвертого триггера, входы параллельной эаниси счетчика соединены с выходами эадатчика кодов, прямой выход первого триггера является четнертым выходом блока, инверсный выход первого триггера соединен с первым входом первого элемента И и входом сброса второго триггера, прямой ныход которого соединен с вторым входом элемента И-НЕ, счетным входом счетчика, синхронходом пятого триггера и является шестым выходом блока, инверсный выход второго триггера соединен с вторым входом первого элемента И, выход которого является пятым выходом блока, ныход элемента

НЕ соединен с синхронходом второго триггера, второй вход второго элемента И соединен с входом сброса четвертого триггера, первый вход второго элемента И является шестым входом блока, выход второго элемента И соединен с входом сброса пятого триггера, выход которого является третьим выходом блока, выход элемента И-НЕ соединен с информационным входом третьего триггера, входом установки пятого триггера и является первым выходом блака, синхронход третьего триггера является третьим входом блока, выход третьего триггера соединен с входам установки первого триггера и является вторым ныходом блока, 1495778

Ьц6

Ae ff

baa d

01 ал.у

66

Вм bp

Ьм !7 бм Ю

baa 9 бьат И и 2б бюи 2i бм2 бмФ

Всц(ф

ha

Ьи

Внк

==30(У1

3адеригеиив цмклв яре иУ Ю Ю мимам

Фиа 2

Ф г. 3 с

ОмиАигис г, 7 г фаз. с

Составитель А, Трунов

Редактор В, Бугренкова Техред А.Кравчук

Корректор Н ° Король

Заказ 4267/46 Тираж 668 Подписное

БНИИПИ Госудя1н.твенного комитета по изобретениям и открытиям при ГКНТ СССР

11.;(!35, Москва, Ж-35, Раушская наб., д. 4/5

Производственно.-.издательский комбинат "Патент", r. ужгород, ул. Гагарина, 101