Устройство для ввода информации

 

Устройство для ввода информации относится к области автоматики и измерительно-информационной техники и предназначено для коммутации и преобразования аналоговых сигналов. Целью изобретения является повышение быстродействия устройства. Устройство содержит три коммутатора, сумматор, три генератора импульсов, аналого-цифровой преобразователь, блок памяти, первый элемент И, первый формирователь импульса, элемент ИЛИ, счетчик, делитель частоты, элемент задержки и цифроаналоговый преобразователь. Новыми в устройстве являются буферные элементы, второй формирователь импульса, второй и третий элементы И, элемент ИЛИ-НЕ, четыре регистра, три цифроаналоговых преобразователя, четвертый и пятый коммутаторы и блок управления. Быстродействие в устройстве повышается за счет обеспечения возможности извлечения коэффициента коррекции из блока памяти и выработки корректирующего напряжения по каждому каналу еще до момента его подключения к входу. Кроме того, за счет новых взаимосвязей элемента задержки обеспечивается задержка запуска аналого-цифрового преобразователя на время, достаточное для перехода источников информации в режим измерения смещений при переходе в этот режим устройства ввода, и не оказывается ограничительное воздействие на длительность тактов опроса источников информации в режиме ввода. 1 з.п.ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 С 06 Р 3/05

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

g, к гgkAgg gg

3 3

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4378749/24-24 (22) 15.02.88 (46) 07.10.89. Бюл. У 37 (72) Б.H.Àíäðååâ, С.П.Леухин и С.В.Уставщиков (53) 681.327.11 (088.8) (56) Авторское свидетельство СССР

У 1164689, кл. G 06 F 3/05, 1983.

Авторское свидетельство СССР

N - 1441377, кл. G 06 F 3/05, 1987. (54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ (57) Изобретение относится к области автоматики и измерительно-информационной техники и предназначено для коммутации и преобразования аналоговых сигналов. Целью изобретения является повышение быстродействия устройства. Устройство содержит три коммутатора, сумматор, три генератора .. импульсов, аналого-цифровой преобразователь, блок памяти, первый элемент

И, первый формирователь импульса,элемент ИЛИ, счетчик, делитель частоты, элемент задержки и цифроаналоговый

Изобретение относится к автоматике и информационно-измерительной технике и предназначено для коммутации и преобразования аналоговых сигналов.

Целью изобретения является повышение быстродействия устройства.

На фиг.1 представлена структурная схема устройства для ввода информации; на фиг.2 — структурная схема делителя частоты; на фиг.3 — структурная схема блока управления.

„„SU,», 1513438 А1

2 преобразователь. Новыми в устройстве являются буферные элементы, второй формирователь импульса, второй и третий элементы И, элемент ИЛИ-НЕ, четыре регистра, три цифроаналоговых преобразователя, четвертый и пятый коммутаторы и блок управления. Быстродействие в устройстве повышается за счет обеспечения возможности извлечения коэффициента коррекции из блока памяти и выработки корректирующего напряжения по каждому каналу еще до момента его подключения к входу. Кроме того, за счет новых взаимосвязей элемента задержки обеспечивается задержка запуска аналогоцифрового преобразователя на время, достаточное для перехода источников информации в режим измерения смещений при переходе в этот режим устройства ввода, и не оказывается ограничительное воздействие на дли- . тельность тактов опроса источников информации в режиме ввода. 1 з.п ° ф-лы, 3 ил.

Устройство содержит группу аналоговых входов 1, первый коммутатор

2, сумматор 3, третий генератор 4 импульсов, аналого-цифровой преобразователь (АЦП) 5, буферные элементы 6,-6„, где и — разрядность АЦП, блок 7 памяти, третий коммутатор 8, первый элемент И 9, вход 10 начальной установки устройства, цифровые входы 11 устройства, второй 12 и первый 13 формирователи импульсов, первый 14 и второй 15 генераторы им3 1513 пульсов, элемент ИЛИ 16, счетчик 17, второй элемент И 18, элемент ИЛИ-НЕ

19, третий элемент И 20, пятый (цифровой) коммутатор 21, делитель 22 частоты, элемент 23 задержки, ре5 гистры 24-27, цифроаналоговые преобразователи (ЦАП) 28-31, второй коммутатор 32, группу информационных выходов 33 устройства, четвертый ком- 1 мутатор 34, блок 35 управления, выход

36 стробирования устройства, выход

37 готовности устройства.

Делитель 22 частоты содержит (фиг. 2) элемент И 38, первый 39 и второй 40 элементы И-НЕ, счетчик 41, регистр 42, детектор 43 нулевого кода, элемент 44 сравнения, первый 45 и второй 46 элементы НЕ.

Блок 35 управления содержит 20 (фиг.3) первый 47 и второй 48 элементы И, формирователь 49 импульса, первый 50 и второй 51 элементы ИЛИ, счетчик 52, элемент И-НЕ 53, дешифратор 54, с первого по четвертый вы- 25 ! ходы 55-58.

Устройство работает следующим об! разом.

Сигнал начальной установки низкого уровня, подаваемый на вход 10 уст- И ройства, устанавливает счетчик 17 в состояние с нулевым уровнем сигнала на всех его разрядных выходах. В блоке 35 управления счетчик 52 также устанавливается в состояние с нуле- 35 вым уровнем сигнала на всех его разрядных выходах, а нулевые уровни сигналов на двух его младших разрядных выходах обеспечивают подключение первого выхода дешифратора 54 к его ин- 4 формационному входу и приводят выход элемента И-НЕ 53 в состояние с высоким уровнем сигнала, разрешая передачу информации дешифратором 54 с его информационного входа на выбранный 4 выход. В делителе 22 частоты сигнал начальной установки, пройдя через элемент И-HE 40, фиксирует код коэффициента деления частоты в счетчике

41 и регистре 42, что вызывает появление на обратном выходе делителя 22 частоты высокого уровня сигнала, который переводит буферные элементы 6,-6 „ на режим передачи информации, а блок 7 памяти — в режим записи, обеспечивает подключение первой группы информационных входов коммутатора 2 1 к его разрядным выходам и вторых входов второго 32 и третьего

438 1

8 коммутаторов соответственно к их выходам, а своим появлением на выходе 37 сигнализирует внешним цепям о нахождении устройства в режиме измерения смещений.

По окончании действия сигнала начальной установки, длительность которого выбирается исходя из времени перевода датчиков информации в режим измерения смещений, на выходе первого элемента И 9 появляется высокий уровень сигнала, который разрешает работу первого генератора 14 импульсов. Частота формируемых им импульсов выбирается исходя из времени, необходимого на подключение очередного канала к выходу. первого коммутатора

2, времени на срабатывание сумматора 3, времени преобразования АЦП 5, задержки информации группой буферных элементов б,-б „ и времени фиксации результата преобразования в блоке 7 памяти. !

По переднему фронту первого импульса в серии импульсов, вырабаты.ваемой генератором 14 импульсов, запускается формирователь 13 импульса, импульс которого в свою очередь запускает АЦП 5 на цикл работы. В качестве АЦП 5 использован АЦП последовательных приближений. Частотой тактирования для него служит частота генератора 4 импульсов. При запуске

АЦП 5 его выход сигнала конца преобразования переводится на низкий уровень, по концу преобразования он возвращается на высокий уровень. Этот переход запускает формирователь 12 импульса, импульс которого, пройдя через элементы И 18 и ИЛИ-НЕ 19, фиксирует в ячейке блока 7 памяти с ну-. левым адресом, поступающим со счетчика 17> значение кода, срответствующего сумме аналоговых сигналов, поступающих на входы сумматора 3, кроме того, в блоке 35 управления, пройдя через элементы И 47 и ИЛИ 50 своим задним фронтом переключает счетчик 52, а пройдя на выбранный в дешифраторе 54 первый выход 55, фиксирует значение двоичного кода в первом регистре 24.

По спаду первого импульса в серии импульсов, вырабатываемой генератором 14 импульсов, переключается счетчик 17 и на его выходах появляется адрес второго канала и соответст15 вующей ему второй ячейки памяти в блоке 7 памяти.

Аналогично по следующим импульсам генератора 14 импульсов записываются коды в последующие ячейки блока 7 памяти, однозначно адресами связанные с номерами подключаемых аналоговых каналов. Одновременно счетчик 52 блока 35 управления последо/ вательно подключает к информационному входу дешифратора 54 его второй и третий выходы, на которые поступают импульсы с выхода формирователя 12 импульса, фиксирующие значения кодов по второму и третьему измерительным каналам соответственно во втором 25 и третьем 26 регистрах. После подключения устройства к четвертому каналу измерительной информации, чему соответствует появление логических единиц на двух младших разрядах счетчика 52, на выходе элемента И-НЕ 53 появляется низкий уровень сигнала, который запрещает до конца режима измерения смещений передачу импульсов формирователя 12 импульса на выбранный четвертый выход 58 дешифратора 54 и прохождение этих импульсов через элемент И 47 на счетный вход счетчика 52.

При этом на протяжении всего режима измерения смещений на первый и третий входы сумматора 3 поступают сигналы с выходов соответственно второго 32 и третьего 8 коммутаторов, равные нулю и 1/2Ugq а на второй вход — сигналы, равные величинам смещений в каналах +Б . Таким образом, АЦП 5 измеряет значения напряжений

1 . +U . + — По„, коды которых и записм сываются в блок 7 памяти, а по трем первым каналам одновременно и в соответствующие регистры 24-26.

Переход на режим съема измерительной информации происходит после окончания одного цикла опроса каналов следующим образом. Импульс формирователя 12, фиксирующий значение кода коррекции в блоке 7 памяти по последнему измерительному каналу, проходит через элемент

И 20, так как адресом последнего канала является состояние с высоким уровнем сигнала всех разрядных выходов счетчика 17. С выхода элемента

И 20 этот импульс поступает на счетный вход делителя 22 частоты, в кото13438

6 ром, проходя через элемент И 38, вы- читает из содержимого счетчика 41 единицу. При этом элемент 44 сравнения выявляет неравенство кода коэф5 фициента пересчета, хранящегося в регистре 42, и содержимого счетчика 41, что изменяет состояние выходов делителя 22 частоты на противоположное, Низкий уровень сигнала на его обратном выходе появляется на выходе

37 и сигнализирует о нахождении устройства ввода в режим съема измерительной информации. В самом устрой15 стве ввода низкий уровень сигнала с обратного выхода делителя 22 частоты запрещает работу генератора 14, переводит блок 7 памяти в режим считывания, обеспечивает на выходах всех бу20 ферных элементов 6,-6 „ третье состояние, подключает к разрядным выходам цифрового коммутатора 21 его вторую группу информационных входов, и обеспечивает подключение к выходам вто25 рого 32 и третьего 8 коммутаторов соответственно их первых входов. Высокий уровень сигнала с прямого выхода делителя 22 частоты появляется на выходе элемента 23 задержки с задержкой

3() на время, необходимое для перевода датчиков в режим съема измерительной информации. Появление высокого уровня сигнала на выходе элемента 23 задержки разрешает работу генератора 15 импульсов, Выработка адресов каналов счетчиком 17, а также запуск АЦП 5 осуществляются аналогично описанному для режима измерения смещений. Адреса ячеек памяти блока 7 памяти выра4О батываются счетчиком 52 в блоке 35 управления.

Поскольку счет импульсов формирователя 12 счетчиком 52 прекращается в режиме измерения смещений на ко45 де четвертого канала одновременно с подключением первого канала к второму входу сумматора 3 из блока 7 памяти извлекается код коэффициента коррекции по четвертому каналу, который и

50 фиксируется в четвертом регистре 27 первым импульсом из вырабатываемых в .режиме съема информации формирователем 12. При этом на выход коммутато.ра 34 подключается его четвертый вход, так как два младших разрядных выхода счетчика 52 находятся в состоянии с высоким уровнем сигнала.

Тем самым, на второй вход сумматора

3 при опросе первого канала подается

1513438 (u„+U,„)+(+и,„) =U >., 1 которые представляют из себя информативную часть((без начальных сме щений) сигналов с датчиков. Эти напряжения измеряются АЦП 5 и поступают в виде цифрового кода на ин,формационные выходы 33 устройства. ,Моменты истинного значения цифровых

1 ,данных стробируются импульсами фор:мирователя 12, которые, проходя че :рез элемент И 48, появляются на вы, ходе 36 стробирования данных уст.ройства.

Нахождение устройства ввода в ре жиме съема измерительной информации

;продолжается столько циклов опроса

,датчиков, сколько необходимо для уменьшения до нулевого кода содержимого счетчика 41 в делителе 22 частоты.

При нулевом содержимом счетчика

41, что фиксируется детектором 43 нулевого кода, очередное окончание цикла опроса каналов, выражаемое прохождением импульса формирователя 12 через элементы И 20, И-HE 39 и 40, вызывает фиксацию этим импульсом кода коэффициента пересчета в счетчике

41.и буферном регистре 42. При этом элемент 44 сравнения выявляет равенство содержимого счетчика 41 и регистра 42, что проявляется в появлении на прямом и обратном выходах делителя 22 частоты соответственно низкого и высокого уровней сигнала, ЗО напряжение с выхода ЦАП 28, соответствующее коду коррекции первого канала. В дальнейшем счетчикй 17 и 52 переключают синхронно, и опережение

5 . содержимого счетчика 52 по отношению к счетчику 17 всегда равно четырем.

Это обеспечивает при условии, что число каналов измерительной информации кратно четырем, постоянное извле- 10 чение коэффициентов коррекции с опережением подключения соответствующих им каналов на три такта опроса каналов, что дает возможность ЦАП 28-3 1 вырабатывать напряжения коррекции смещений к моменту подключения соответствующего канала. По кодам, считываемым из блока 7 памяти четырехквадратные ЦАП 28-3 1 вырабатывают напряжения, равные (+U „) . Таким образом, на выходе сумматора 3 при переборе каналов датчиков образуются, напряжения, равные которые переводят устройство ввода в режим измерения смещений на один цикл опроса измерительных каналов.

Появление высокого уровня сигнала на обратном выходе делителя 22 частоты приводит к тем же переключениям в устройстве, что и при начальной установке. Появление низкого уровня сигнала на его прямом выходе приводит к появлению низкого уровня сигнала на выходе элемента 23 задержки (без задержки, так как в качестве элемента задержки выбрана схема, реализующая задержку перепада сигнала из низкого в высокий уровень), который запрещает работу генератора 15 и .запускает формирователь 49 в блоке

35 управления, импульс которого,пройдя через элемент ИЛИ 51, обнуляет счетчик 52.

Изменение коэффициента пересчета на цифровых входах 11 в любой момент при работе устройства ввода автоматически фиксируется делителем 22 частоты, что позволяет менять периодичность измефения смещений без останова работы устройства.

Таким образом, устройство ввода имеет большее быстродействие за счет формирования корректирующих напряже ний с опережением по отношению к моментам подключения устройства к со— ответствующим измерительным каналам, а также за счет новых связей элемента задержки, обеспечивающих задержку запуска аналого-цифрового преобразования лишь при переходе в.режим измерения смещений.

Формула изобретения !

1. Устройство для ввода информации, содержащее три коммутатора, сумматор, три генератора импульсов, аналого-цифровой преобразователь, блок памяти, первый элемент И, первый формирователь импульса, элемент ИЛИ, счетчик, делитель частоты, элемент задержки и цифроаналоговый преобразователь, выходы счетчика соединены с адресными входами первого коммутатора, информационные входы которого являются аналоговыми информационными входами устройства, а выход подключен к второму входу сумматора, первый и третий входы которого соединены с выходами соответственно второго и третьего коммутаторов, а

1513438

I0 выход соединен с информационным входом аналого-цифрового преобразователя, тактовый вход и вход запуска которого подключены соответственно к выходам третьего генератора импуль5 сов и первого формирователя импульса, информационные выходы аналогоцифрового преобразователя являются информационными выходами устройства, вход начальной установки делителя частоты, вход сброса счетчика и первый вход первого элемента И являются входом начальной установки устройства, выход первого элемента И подключен к входу первого генератора импульсов, входы предустановки делителя частоты являются цифровыми информационными входами устройства, инверсный выход делителя частоты соединен с входом чтения- записи блока памяти, управляющими входами второго и третьего коммутаторов, вторым входом первого элемента И и является выходом готовности устройства, 25 счетный вход счетчика соединен с выходом элемента ИЛИ, первый и второй входы которого соединены с выходами соответственно первого и второго генераторов импульсов, второй вход вто- ЗО рого коммутатора и первый вход третьего коммутатора подключены к шине нулевого потенциала устройства, а второй вход третьего коммутатора подключен к шине потенциала 1/2 11 где Б „ — опорное напряжение аналого- цифрового и цифроаналогового преобразователей, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия устройства, в него вве- 40 дены буферные элементы, второй формирователь импульса, второй и третий элементы И, элемент. ИЛИ-НЕ, блок управления, четвертый и пятый коммутаторы, регистры, группа цифроаналоговых преобразователей, выход готовности аналого-цифрового преобразователя соединен с входом второго формирователя импульса, выход которого соединен с первым входом второго элемента И, входом третьего элемента

И и тактовым входом блока управления, информационные выходы аналого-цифрового преобразователя соединены с входами первой группы буферных элементов, инверсный выход делителя частоты соединен с входами второй группы буферных элементов, установочным входом блока управления, вторым входом второго элемента И и управляющим входом пятого коммутатора, выходы которого соединены с адресными входами блока памяти, стробирующий вход которого соединен с выходом элемента ИЛИ-НЕ, первый и второй входы которого соединены соответственно с выходами второго элемента И и второго генератора импульсов, выходы счетчика. соединены с входами группы треть его элемента И и информационными вхо-. дами первой группы пятого коммутато— ра, выход третьего элемента И соединен-,с тактовым входом делителя частоты, прямой выход которого через элемент задержки соединен с управляющим входом блока управления и входом второго генератора импульсов, вход сброса управления соединен с входом начальной установки делителя частоты, а выходы первой группы соединены со стробирующими входами соответствующих регистров, выход блока управления является выходом стробирования устройства, выходы второй группы блбка управления соединены с информационными входами второй группы пятого коммутатора, одни из выходов второй группы блока управления подключены к адресным входам четвертого коммутатора, выход которого соединен с первым входом второго коммутатора, выходы буферных элементов подключены к информационным входамвыходам блока памяти и информационным входам регистров, выходы которых соединены с входами соответствующих цифроаналогового преобразователя и цифроаналоговых преобразователей группы, выходы которых соединены с информационными входами группы четвертого коммутатора, выход цифроаналогового коммутатора соединен с информационным входом четвертого коммутатора.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок управления содержит два элемента И, два элемента ИЛИ, формирователь импульса, счетчик, элемент И-НЕ, дешифратор, выходы которого являются выходами первой группы блока, первые входы элементов. И и стробирующий вход дешифратора являются тактовым входом блока, выходы первого и второго элементов И соединены соответственно с первым и вторым входами первого элеI1

1513438

12 мента ИЛИ, выход которого соединен со счетным входом счетчика, выходы которого являются выходами второй группы блока, выход второго элемента И является выходом блока, второй вход второго элемента И и вход формирователя импульса являются управ1 ляющим входом блока, выход формирователя импульсов соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом сброса.счетчика, второй вход второго эле-. мента ИЛИ является входом сброса блока, одни иэ выходов счетчика и выход

5 элемента И-НЕ соединены с информационными входами дешифратора, выход элемента И-НЕ соединен с вторым входом первого элемента И, вход элемента И- НЕ является установочным входом блока, одни иэ выходов счетчика соединены с входами группы элемента

И-НЕ.

1513438

Составитель И. Карнова

Редактор И.Горная Техред Л.Олийнык Корректор Т. Палий

Заказ 6080/48 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101