Устройство приоритета

 

Изобретение относится к вычислительной технике и может быть использовано при проектировании мультипроцессорных систем с распределенной магистралью. Цель изобретения состоит в повышении надежности в работе устройства за счет запрета на прохождение запросов от отказавшего вычислительного блока путем введения режима маскирования запросов, устанавливаемого мажоритарным голосованием. Устройство приоритета содержит каналы, каждый из которых включает в себя элемент И-ИЛИ, элемент И-НЕ, элемент И, мажоритарный элемент, регистр, элемент ИЛИ-НЕ, два дешифратора, счетчик и элемент НЕ. При необходимости маскирования запросов одного из вычислительных блоков на распределенной системной магистрали адреса устанавливается комбинация сигналов, по которой на выходе дешифратора появляется сигнал низкого уровня, который поступает на C-входы разрешения регистров. Одновременно появляется на распределенной системной магистрали данных слово маски с высоким уровнем в разряде, равном номеру отказавшего вычислительного блока, и низким уровнем в остальных разрядах. 1 ил.

СОЮЗ СОВЕТСКИХ.

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gg 4 G 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4307762/24-24 (22) 22.09,87 (46) 23.07.89. Бюл. 9- 27 (72) Б.В.Антонюк, Г,Г,Терещенко

В.,Н.Присяжнюк и И.В,Омельчук (53) 681.325(088.8) (56) Авторское свидетельство СССР

N 717770, кл. G 06 F 9/46,1976.

CN1 800 200.2. Техническое описание и инструкция по эксплуатации

3.035.047.ТО. Документ 1.620.002.TOI,., (54) УСТРОЙСТВО ПРИОРИТЕТА (57) Изобретение относится к вычис.лительной технике и может быть использовано при проектировании мультипроцессорных систем с распределенной магистралью. Цель изобретения состоит в повышении надежности в работе устройства за счет запрета на нрохождение запросов от отказавшего вычислительного блока путем введеИзобретение относится к вычислительной технике и может быть использовано при проектировании мультипроцессорных систем с распределенной магистралью, Целью изобретения является повышение надежности работы устройства за счет запрета на прохождение запросов .от отказавшего вычислительногo блока путем введения режима маскирования запросов, устанавливаемого мажоритарным голосованием.

На чертеже представлена структурная схема устройства.

„„SU„„1495791 А 1 дения режима маскирования запросов,, устанавливаемого мажоритариым голосованием. Устройство приоритета содержит каналы, каждый из которых включает в себя элемент И-ИЛИ, элемент

И-НЕ, элемент И, мажоритарный элемент, регистр, элемент ИЛИ-НЕ, два дешифратора, счетчик и элемент НЕ. При необходимости маскирования запросов одного из вычислительных блоков на распределенной системной магистрали адреса устанавливается комбинация сигналов, по которой на выходе дешифратора появляется сигнал низкого уровня, который поступает на С-входы разрешения регистров. Одновременно появляется на распределенной системной магистрали данных слово маски с высоким уровнем в разряде, равном номеру отказавшего вычислительного блока, и низким уровнем в остальных разрядах. 1 ил.

Устройство содержит каналы 1, каждый из которых включает в себя элемент И-ИЛИ 2, элемент И-НЕ 3, вход 4 запросов устройства, выход 5 разрешения устройства, элемент И 6, мажори-. тарный элемент 7, регистр 8, элемент ИЛИ-НЕ 9. Устройство содержит также дешифраторы 10 и 11, счетчик 12, элемент НЕ 13, группу информационных входов 14 устройства, группу адресных входов 15 устройства, вход 16 сброса устройства, вход 17 захвата ,системной магистрали устройства

У вход 18 записи устройства.

)495791 вается новая комбинация, которая приводит к появлению низкого уровня на следующем по старшинству выходе де-, шифратора 11 . .Если теперь на вход 4 поступит запрос и он не замаскирован то на выходе 5 устанавливается низкий уровень и осуществляется обслуживание запроса данного канала.

jp В противном случае обслуживается запрос очередного по старшинству канала. В зависимости от состояния выходов дешифратора 11 приоритет каналов изменяется по циклу. т-15 При отсутствии сигналов запроса на входах 4 и наличии низкого уровня на любом выходе дешифратора на инверсных выходах элементов И-ИЛИ 2 я всех каналов и на всех выходах 5 ус20 тановятся высокие уровни, запрещающие доступ к распределенной системной магистрали всем процессорам. Если на входы 4 одновременно поступят сигналы запроса и ранее данные запросы не были замаскированы, т,е. обеспечено их прохождение через элементы И 6, то на инверсном выходе элемента

И-ИЛИ 2 канала 1, на который посту пает низкий уровень с дешифратора 11, о-З0 устанавливается высокий уровень, а на инверсных выходах элементов

И-ИЛИ 2 остальных каналов - низкие уровни. При низком уровне на входе 17 на выходе 5 разрешения данного канала сформируется сигнал с активным низким уровнем, разрешающим доступ к распределенной системной магистрали вычислительному блоку, к которому подключен данный .выход, разрешения.

Устройство работает следующим об разом.

Установка устройства в исходное состояние осуществляется с приходом сигнала на вход 16, При этом счетчик 12 устанавливается в нулевое со стояние. Произвольная комбинация си налов, присутствующих в исходном со стоянии на входах мажоритарных элементов 7 всех каналов, приводит к формированию на их выходах сигналов высокого уровня, что разрешает про" хождение сигналов запроса на пользо ванне распределенной системой магис ралью через элементы И 6. Сигналы запроса, поступающие на входы 4,име .ют активный высокий уровень. Формир вание сигнала запроса осуществляетс тем вычислительным блоком, которому необходимо обращение к распределенной системой магистрали.

Сигналы запроса через элементы .И 6 поступают на входы комбинационной схемы, состоящей из элементов

И-ИЛИ 2, и на выходы элементов

И-НЕ 3, Кодовая комбинация,присутст вующая на выходе счетчика 12 после установки.в исходное состояние,приводит к формированию на младшем вых де дешифратора 11 сигнала низкого. уравня, который поступает на второй и третий входы элемента И-ИЛИ 2 ка .1 нала 1, . Комбинационная схема организована таким образом, что после установки в исходное состояние наивысший приоритет присваивается каналу с наименьшим номером..Если на вход 4, запроса на пользование распределенной системной магистралью по- 40 ступит сигнал высокого уровня и ранее данный запрос не был замаскирован, т.е. обеспечено прохождение.сигнала логической единицы через элемент И 6, на входы элемента И-НЕ З, 45 то на.инверсном выходе элемента

И-ИЛИ 2„ устанавливается уровень логической единицы, а на инверсных выходах элементов И-ИЛИ 2 остальных каналов — уровни логического нуля.

При низком уровне на входе 17 на выходе 5 „ сформируется сигнал с актив- ным низким уровнем, разрешающим до" ступ к распределенной системной маги" страли. Обслуживание данного запроса продолжается до проявления на входе 17 сигнала высокого уровня. С приходом этого сигнала на счетный вход счетчика 12 на его выходе устанавлиПри необходимости маскирования запросов одного из вычислительных блоков на группе входов 15 устанавливается комбинация сигналов, по которой на выходе дешифратора 10 появляется сигнал низкого уровня, который поступает на входы управления записью регистров 8 Одновременно на группе блоков 14 появляется слово маски C высоким уровнем в разряде, равном номеру отказавшего вычислительного блока, и низким уровнем в остальными разрядах (позиционный код). Данное слово маски записывается в тот регистр, на стробирукиций вход которого приходит сигнал высокого уровня. Ус ловием формирования стробирувщего сигнала является наличие низкого уровня на, соответствующем выходе 5, и

1495791 низкого уровня на входе 18. Для получения достоверного результата при голосовании посредством мажоритарного элемента достаточно совпадения п-1 — — + 1 слов маски от вычислительных

2 блоков, выполнявших идентичные вычисления. При этом на выходе мажоритарного элемента 7 соответствующего канала формируется низкий уровень, запрещающий прохождение запросов от отказавшего вычислительного блока. формула изобретения

Устройство приоритета, содержащее элемент НЕ, счетчик, первый дешифратор, каналы, каждый из которых содержит элемент И-ИЛИ, элемент И-НЕ, причем в каждом канале первый вход элемента И-НЕ соединен с инверсным выходом элемента И-ИЛИ, прямой выход которого соединен с первым входом элемента И-ИЛИ следующего канала, прямой выход элемента И-ИЛИ последнего канала соединен с первым входом элемента И-ИЛИ первого канала, вход захвата системной магистрали устройства.подключен к входу элемента HK и к счетному входу счетчика, вход .сброса которого соединен с входом сброса устройства, группа выходов .счетчика соединена с группой входов дешифратора, каждый а-A (i 1,...,n, n - число запросов) выход которого соединен с вторьм и третьим входами элемента И-ИЛИ i-ro канала, выход элемента НЕ соединен с вторым входом элемента И-НЕ каждого канала, выходы которых являются соответствующими выходами разрешения устройства, о т— л и ч а ю щ е е с я тем, что, с целью повышения надежности работы устройства за счет запрета на прохождение запросов от отказавшего вычис5 лительного блока путем введения режима маскирования запросов, устанавливаемого мажоритарным голосованием, в устройство введен второй дешифратор, а каждый канал содержит элемент

10 ИЛИ-НЕ, регистр, мажоритарный эле мент И, причем группа. входов второго дешифратора соединена с группой адресных входов устройства, выход второго дешифратора соединен с входом

15 управления записью регистра каждого канала, группа входов которого подключена к группе информационных входов устройства, одноименные выходы регистров подключены к входам мажо20 ритарных элементов одноименных каналов, выход мажоритарного элемента соединен с первьи входом элемента И своего канала, второй вход которого является входом запросов устройства, выход элемента И каждого канала,кроме последнего, соединен с четвертым входом элемента И-ИЛИ следующего канала и с третьим входом элемента

И-НЕ своего канала, выход которого

Э0 подключен к первому входу элемента

ИЛИ-НЕ своего канала, вторые входы элементов ИЛИ-НЕ всех каналов обьединены и соединены с входом записи устройства, выход элемента ИЛИ-НЕ

35 каждого канала подключен к тактовому входу регистра своего канала, выход элемента И последнего канала соединен с четвертым входом элемента

И-ИЛИ первого канала и с третьим вхо40 дом элемента И-НЕ своего канала,выход которого соединен с первым входом элемента ИЛИ-НЕ своего канала.

1495791

Составитель М.Кудряшев

Техред А.Кравчук Корректор М.Васильева

Редактор В.Бугренкова

Заказ 4267/46 Тираж 668 Подписное

BHHHIIH Государственного комитета по изобретениям и открытиям при ГКНТ СССР, 113035, Москва, Ж-35,,Раушская наб,, д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101