Генератор псевдослучайных чисел

 

Изобретение относится к области вычислительной техники и может быть применено при вычислениях с использованием метода Монте-Карло, реализации алгоритмов случайного поиска, моделировании шумоподобных сигналов. Целью изобретения является повышение точности получения равномерного распределения и расширение функциональных возможностей генератора. Генератор содержит сумматор, умножитель, блок сдвиговых регистров, первый и второй блоки элементов И, первый и второй регистры и синхронизатор. Каждое очередное N-разрядное двоичное число образуется в генераторе в результате перемножения предыдущего генерируемого числа с суммой некоторой заранее заданной константы и числа с выхода блока сдвиговых регистров, представляющего собой задержанное на K тактов значение с выхода умножителя. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 4 А1 (51)4 G 06 F 7/58

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4382406/24-24 (22) 22.12.87 (46) 07.08.89. Бюл. ¹ 29 (71) Московский институт радиотехники, электроники и автоматики (72) Н.Н,Евтихиев, Е.Г.Литвинов, А.П.Карташов и В.С.Смолин (53) 681.3(088.8) (56) Авторское свидетельство СССР № 302709, кл. G 06 F 7/58, 1969.

Авторское свидетельство СССР № 384101, кл. G 06 F 7/58, 1971. (54) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ ЧИСЕЛ (57) Изобретение относится к области вычислительной техники и может быть применено при вычислениях с использованием метода Монте-Карло, реализации алгоритмов случайного поис"

Генератор относится к области вычислительной техники и может быть применен при вычислениях с использованием метода Монте-Карло, реализации алгоритмов случайного поиска, моделировании шумоподобных сигналов.

Целью изобретения является повышение точности и расширение функциональных возможностей за счет увеличения длины цикла генерируемой псевдослучайной последовательности чисел.

На чертеже изображена структурная схема генератора.

Генератор содержит сумматор 1, умножитель 2, первый блок элементов И 3, блок сдвиговых регистров 4, второй блок элементов И 5, синхронизатор 6, первый и второй регистры .7и 8. ка, моделировании шумоподобных сигналов. Целью изобретения является повышение точности получения равномерного распределения и расширение функциональных возможностей генератора. Генератор содержит сумматор, умножитель, блок сдвиговых регистров, первый и второй блоки элементов И, первый и второй регистры и синхронизатор. Каждое очередное иразрядное двоичное число образуется в генераторе в результате перемножения предыдущего генерируемого числа с суммой некоторой заранее заданной контстанты и числа с выхода блока сдвиговых регистров, представляю" щего собой задержанное на k тактов значение с выхода умножителя. 1 ил.

Генератор псевдослучайных чисел работает следующим образом.

При подготовке к работе в первый и второй регистры 7 и 8 и в блок 4 сдвиговых регистров внешними средствами предварительно заносятся двоичные числа, которые определяют конкретный вид генерируемой псевдослучайной последовательности. На очередном такте работы генератора в некоторый момент времени синхронизатор выдает управляющий сигнал на первый выход, по которому второй блок элементов И 5 пропускает на первый вход сумматора 1 2п-разрядное число с выхода блока 4 сдвиговых регистров.

Сумматор I осуществляет его суммиро-> вание с содержимым второго регистра

8. Получающееся в результате суммиI рования (2п+1)-разрядное число посту40 4 выходе генератора образуется последовательность равномерно распределенных независимых случайных чисел.

Формула и з обретения

Составитель Г.Филаретов

Техред А.Кравчук Корректор N. Мак симишинец

Редактор Л.Гратилло

Заказ 4624/47 Тираж бб8 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101

3 14993 пает на умножитель 2, умножается на п-разрядное псевдослучайное число

t полученное на предыдущем такте работы генератора и хранящееся в первом регистре 7.

Через время, достаточное для суммирования и умножения, синхронизатор

6 снимает сигнал с первого выхода и подает сигнал на второй выход, кото- 10 рый разрешает прохождение через первый блок элементов И 3 результата умножения, причем на блок 4 сдвиговых регистров проходит 2п младших разрядов результата умножения, а на пер- 15 вый регистр 7 — n средних из 2п младших разрядов результата умножения.

Управляющий сигнал с второго выхода синхронизатора б разрешает запись нового числа на место старого в первом регистре 7 и сдвиг всех чисел, хранившихся в блоке сдвиговых регистров, на единицу с записью на освободившемся месте нового числа. Число, поступившее из блока 4 сдвиговых регистров на сумматор 1 на данном такте, при операции сдвига пропадает.

Вновь записанное число через k тактов работы генератора псевдослучайных чисел попадет на выход блока сдвиговых регистров и будет использовано в сумматоре 1. После записи новых чисел в первом регистре 7 и блоке 4 сдвиговых регистров 4 на выход генератора псевдослучайных чи- 35 сел поступает псевдослучайное выходное число. Тем самым очередной такт работы генератора завершается.

В результате периодического повторения подобных тактов работы на 40

Генератор псевдослучайных чисел, содержащий синхронизатор, первый и второй выходы которого соединены соответственно с управляющими входами первого и второго блоков элементов

И, выход второго блока элементов И соединен с информационным входом первого регистра, выход которого является выходом генератора, второй регистр, выход которого соединен с первым входом сумматора, о т л и ч а юшийся тем, что, с целью повышения точности и расширения функциональных возможностей sa счет увеличения длины цикла генерируемой псевдослучайной последовательности чисел, в него введены блок сдвиговых регистров и умножитель, первый и второй.входы которого соединены соответ" ственно с выходами сумматора и первого регистра, а выход соединен с информационным вхопом второго блока элементов И, выход которого подключен к информационному входу блока сдвиговых регистров, выход которого соединен с информационным входом первого блока элементов И, выход которого подключен к второму входу сумматора, второй выход синхронизатора соединен с входами синхронизации блока сдвиговых регистров и первого регистра.