Устройство для перебора сочетаний

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для построения вычислительных устройств. Целью изобретения является упрощение устройства. Устройство содержит регистр 1, два логических блока 2,5, дешифратор 8, сумматор 9, элементы И 10,14 и формирователь 12 импульсов. Упрощение устройства достигнуто благодаря исключению группы элементов И, сдвигателя кодов и многовходового элемента ИЛИ. 1 з.п.ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

9 A t (19) (11) (5))4 С 06 F 15 20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4301 715/24-24 (22) 07.09.87 (46) 07.08.89. Бюл. В 29 (72) А.В. Пришибской и Н.И. Пришибская (53) 681. 3 (088. 8) (56) Авторское свидетельство СССР

Р 1264198, кл. С 06 F 15/20, 1984.

Авторское свидетельство СССР У 1305702, кл. G 06 F 15/20, 1985. (54) УСТРОЙСТВО ДЛЯ ПЕРЕБОРА СОЧЕТА-.

НИЙ

2 (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано для построения вычислительных устройств. Целью изобретения является упрощение устройства. Устройство содержит регистр

1, два логических блока 2, 5, дешифратор 8, сумматор 9, элементы И 10, 11 и формирователь 12 импульсов. Упрощение устройства достигнуто благодаря исключению группы элементов И, сдвигателя кодов и многовходового элемента ИЛИ. 1 з.п.ф-лы, 2 ил.

3 1499369 4

Изобретение относится к автомати- - Дешифратор 8 (фиг. 2) содержит ке и вычислительной технике и может элементы И -ИЛИ 17, элементы И 18 и быть использовано для построения ЕЕ 19 ° вычислительных устройств предназнар

В работе устройства используется ченных, например, дпя автоматизиро- аддитивный аппаратный алгоритм певанного решения задач конструирова- ребора сочетаний. Исходным является ния радиоэлектронной и вычислитель- сочетание, в котором ш единиц запиной аппаратуры, саны в младших (правых) разрядах.

Целью изобретения является упро- iQ Очередное сочетание определяется по щение устройства. формуле

На фиг. 1 представлена структур- А, кхА;,+Ай ная схема устройства для перебора сочетаний на 6 разрядов на фиг,2- где А,, » предыдущее сочетание„ структурная схема дешифратора. 15 6;», 2 + 2" - 1;

Устройство содержит п-разрядньй 1 - число подряд стоящих нурегистр 1, логический блок 2, состо- лей, начиная с младшего ящий из элементов И 3 и ИЛИ 4, логи- разряда до первой едини" ческий блок 5, состоящий из элемен- цы в (i-1)-м сочетании; тов ИЛИ б и И 7, дешифратор 8, сум- 20 k - число подряд стоящих еди-матор 9, элементы И 10 и 11, форми- ниц после 1 нулей до перрователь 12 импульса, состоящий .из, ваго очередного нуля. элемента 13 задержки и элемента И 14, Таким образом, последовательность синхронизирующий вход 15, выход 1б сочетаний для случая и 5, m = 3 окончания перебора. 25 имеет вид:

Аа = 001 1 1, 1 = О, k 3, g< = (4)1О (001 QQ)g

А = А + g = 00111 + 00100 * 0101.1, 6 = 00010

А 01301р Ь 00001, А 01110, 64 = 00101

А, = 10011, Ь 00010, А = 10101, hg = 00001

Ат = 10110 51 - 00011, А 11001, g = 00001

А1 =.11010, Ь = 00010, А,у= 11100

Блок 2 формирует двоичный код чис фюрмирователь импульса, причем инфорла А ° + 2 — 1 а блок 3 - двоич- мационньй выход сумматора подключен

ll

Э иий код, который, будучи преобраво- к информационному входу регистра, ванным в дешифраторе 4, становится i-й (i 1, п-2, где п — чиспо перекодом числа 2" . Ha выходе суммато- 40 бираемых элементов) прямой разрядный ра 9 появляется двоичный код числа выход регистра подключен к первому

А,, переписываемого по импульсу, по-, входу i-го элемента ИЛИ первой груплученному из положительного перепада пы первый инверсный разрядный выход в формировател фо мирователе 12 импульса в pet

Регистра подключен к второму входу гистр 1. При подаче на вход 15 еди- 45 первого элемента ИЛИ первой группы ничного потенциала устройство рабо- и к пеРвым входам всех элементов И тает s асинхронном режиме. При рабо- первой группы, j-Й (j=2, и-2) инверсте в синхронном режиме с внешней снн- ный разрядный выход регистра подклюхронизацией на вход 15 подаются син- чен к )-м входам элементов И первой хРоимпУльсы пРоходЯЩие чеРез элемент гРУппыр имеющих номеРа с (j-1)-го

Ф 50

И 11, открытый единичным потенциалом по (<-З)-й, выход (1-1)-го элемента с выхода переполнения сумматора 9. H первой группы подключен к второму входу j-го элемента ИЛИ первой групФ о Р м у л а и з о б р е т. е н и я ж1, вь1ход 1-го элемента ИЛИ первой группы подключен к 1-му разрядному

1. Устройство для перебора соче- входу первого слагаемого сумма р, 55 то а таний, содержащее регистр, сумматор, (п 1) и прямой разрядный выход редве группы элементов И, две группы гистра подключен к (n-1)-му разрядному входу-первого слагаемого

Составитель В, Байков

Техред Л.Сердюкова Корректор Н. Король

Редактор В. Петраш

Заказ 4696/49 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Га,гарина, 101

5 14993 сумматора, и-й прямой разрядный выход регистра подключен к и-му разрядному входу первого:слагаемого .сумматора и к первому входу первого элемента И, выход которого является .выходом окончания перебора устройства, выход формирователя импульса подключен к синхронизирующему. входу . регистра, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит дешифратор и второй элемент jH, причем (х+1)-й прямой разрядный выход регистра подключен к первым входам i-го элемента

ИЛИ второй группы и х-го элемента И второй группы, i-й инверсный разрядный вьгсод регистра подключен к второму входу i-го элемента ИЛИ второй группы, выход . - го элемента ИЛИ второй группы подключен к (ь+1)-м входам элементов И второй группы, имеющвс номера с i-го по (п-2)-й, первый прямой разрядный выход регистра подключен к первому входу дешифратора, выход -го элемента И второй группь1 подключен к (i+1)-му входу дешифратора, k-й (k-=1, и-1) выход дешиф" ратора подключен к к-му разрядному входу второго слагаемого сумматора, выход (п-2)-го элемента И второй группы подключен к второму входу nep-.

voro элемента И, выход переполнения

69 6 сумматора подключен к первому входу второго элемента И, второй вход которого является синхронизирующим входом устройства, выход второго элемента И подключен к входу формирователя импульса.

2. Устройство по и. 1, о т л и.ч а ю щ е е с я тем, что дешифратор содержит элементы И-ИЛИ, группу элементов И, элемент НЕ, причем первый и ssopoR Входы 1-Й ГРуппы (j 1)-ро элемента И HIIH (j=2, п-2; 1=1, n-I) соединены соответственно с 1-и и c(l+j-1)-м входом дешифратора, первый и второй входа первого элемента

И группы соединены с первым и (и-1)-и входами дешифратора соответственно, выход первого элемента И-ИЛИ подключен к входу элемента НЕ, выход (j-1)-го элемента И-ИЛИ подключен к прямому входу )-го элемента И группы, инверсный вход j -го элемента И группы, кром е (и -2)-ro элемента И группы, подключен к выходу j-ro элеменга И-ИЛИ, выход элемента НЕ является первым выходом дешифратора, выход j-го элемента И группы является )-м выходом дешифратора, выход первого элемента И группы подклю.чен к инверсному входу (п-2)-го эле мента И гр 2ппы и является (и-1)-м выходом дешифратора.