Программируемый формирователь временных интервалов

 

Изобретение может быть использовано в информационноизмерительной технике и в различной микропроцессорной радиоэлектронной аппаратуре. Цель изобретения - расширение диапазона формируемых временных интервалов. Это достигается за счет введения триггера 4, суммирующего три временных интервала, формируемых программируемыми таймерами 2 и 3. Управление работой этих таймеров осуществляется за счет введения элемента ИЛИ-НЕ 5, Д-триггеров 6 и 7, элемента ИЛИ 8. Устройство также содержит делитель 1 частоты. 2 ил.

СОЮЗ СОВЕТСНИХ .СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 Н 03 К 3/72

8-Е8ИгН,:;,;

l! (1.уь :г, !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

Юий

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

" ПРИ ГКНТ СССР (21) 4345391/24-21 (22) 16. 12. 87 (46) 07. 08.89. Вюл. Р 29 (71) Харьковский институт радиоэлектроники им. акад. N.Ê.ßíãåëÿ (72) З.В.Ивановская, Д.К.Михнов и С.И.Лымарь ,(53) 621 373.4(088.8)

I (56) Авторское свидетельство СССР

Ф 1287256, кл. Н 03 К 3/72, 12.05 ° 85. (54) ПРОГРАММИРУЕМЬПЗ ФОРМИРОВАТЕЛЬ

ВРЕМЕННЫХ ИНТЕРВАЛОВ ю. (57) Изобретение может быть использовано в информационно-измерительной технике и в различной микропроцессор. ной радиоэлектронной аппаратуре.

Цель изобретения — расширение диапазона формируемых временных интервалов. Это достигается за счет введения триггера 4, .суммирующего три временных интервала, формируемых программируемыми таймерами 2 и 3. Управление работой этих таймеров осуществляется за счет введения элемента

ИЛИ-НЕ 5, D-триггеров 6 и 7, элемента ИЛИ 8. Устройство также содержит делитель 1 частоты. 2 ил.

/Ъ где

Т о

Кд„Ки 1Кю

3 149943

Изобретение относится к импульсной и информационно-измерительной технике и может быть использовано в различной микропроцессорной радиоэлект5 ронной аппаратуре.

Целью изобретения является расширение диапазона формируемых временных интервалов при обеспечении заданной точности (дискретности) формирования.

На фиг. 1 представлена функцио" нальная схема программируемого формирователя временных интервалов; на фиг. 2 — временные диаграммы, поясняющие его работу.

Программируемый формирователь временных интервалов содержит делитель

1 частоты, программируемые таймеры 2 и 3, D-триггер 4 элемент ИЛИ-НЕ 5, 20

D-триггеры 6 .и 7. элемент ИЛИ 8, шину

9 "Сброс", информационно-управляющую шину 10, шину 11 "Пуск", входную шину 12 импульсной последовательности, выходы 13 и 14. 25

Входная шина 12 импульсной последовательности соединена с тактовым входом программируемого таймера 3 и входом делителя 1 частоты, выход которого соединен с тактовым входом 30 программируемого таймера 2. Бина 9

"Сброс" соединена с R-входами D-триггеров 4, 6, 7, Бина 11 "Пуск" соединена с первым входом элемента ИЛИ-, НЕ 5, выход которого соединен со стробирующим входом программируемого таймера 2., выход которого соединен с тактовь1м входом D-триггера 6, стробирующим входом программируемого таймера 3, первым входом элемента ИЛИ 8 40 и тактовым входом П-триггера 4, выход которого является выходом 13 устройства ° S-вход D-триггера 4 соединен с вь.ходом элемента ИЛИ 8, à Dвход — с инверсным выходом D-тригге45 ра 7. Прямой выход D-триггера 7 соединен с вторым входом элемента ИЛИ 8 и вторым входом элемента ИЛИ-НЕ 5, а тактовый вход — с выходом программи.руемого таймера 3, R-входом делителя

1 частоты и выходом 14 устройства.

Информационные, адресные и управляющие входы программируемых таймеров

2 и 3 соединены с информационно-управляющей шиной 10 микропроцессорной системы. На Р-вход D-триггера 6 подан

55 уровень логического нуля, на Э-вход

D-триггера 7 — уровень логической единицы.

9 4

Формирователь работает следующим образом.

В исходном состоянии D-триггеры

4, 6 и 7 сброшены кратковременным импульсом по шине 9 "Сброс" и на их пряпрямых выходах устанавливается уровень логического нуля, а на инверсном выходе D-триггера 7 — уровень логической единицы. Делитель 1 частоты находится в режиме счета импульсов частоты внешнего генератора. Программируемые таймеры 2 и 3 запрограммированы по .информационным, адресным и управляющим шинам 10 микропроцессорной системы для работы в режиме одновибратора, при этом вводимые в них коэффициенты К „, К, и К, определяющие длительность выходного импульса устройства, определяются из соотношения о= (Т (KA (К, +К + 1) +

+K +1) (1) длительность формируемого временного интервала, период частоты внешнего генератора импульсов, коэффициент деления делителя 1 частоты, числа, заносимые в счетчик программируемого таймера 2 для формирования первого и третьего импульсов устройства, число, заносимое в счетчик программируемого таймера 3 для формирования второго импульса устройства.

При этом возможны два варианта программирования программируемого таймера 2. ! .

При первом значение коэффициента, занесенного в счетчик таймера, не изменяется в процессе работы устройства, а при втором в счетчик таймера первоначально заносится коэффициент

К„, а затем в процессе формирования второго импульса устройства К,< заменяется (программируется) на К .

Микропроцессорная система получает сигнал о готовности формирователя к приему коэффициента К с выхода 14 устройства. Если в процессе работы программируемого таймера 3 перепрограммирование программируемого таймера 2 не выполняется, то К к = К, = К <, выражение (1) принимает вид

Работа устройства начинается ло приходу по шике 11 "Пуск" рабочеro (положительного) фронта импульса на ,. первый вход элемента ИЛИ-НЕ 5 10 (фиг. 2в) . Отрицательный перепад с выхода элемента ИЛИ-НЕ 5 (фиг.2г) переводит по S-входу D-триггер 6 в единичное состояние (фиг. 2д), в результате чего на стробирующем входе про- 15 граммируемого таймера 2 устанавливается высокий логический уровень. В момент прихода первого рабочего (отрицательного) фронта импульса r. выхода делителя 1 частоты (фиг, 2б) на 20 тактовый вход программируемого тайме- ра 2 »а его выходе устанавливается низкий логический уровень (фиг. 2е), который поступает на первый вход элемента ИЛИ 8. Поскольку и ка второй 26 вход элемента ИЛИ 8 подан низкий логический уровень с прямого выхода Dтриггера 7 (фиг. 2p), то на выходе элемента ИЛИ 8 установится уровень лОгическОРО нуля (фиг е 2к) который 30 переводит D-триггер 4 в единичное состояние по $-входу (фиг. 2л). По окончании формирования первого импульса на выходе программируемого таймера 2 устанавливается высокий логический уровень и положительным перепадом, поступающим на стробирующий вход программируемого таймера 3, разрешается формирование второго однократного импульса устройства. Кроме 40 того, на выходе элемента ИЛИ 8 устанавливается уровень логической единицы, который поступает на S-вход Dтриггера 4 и разрешит работу триггера по С-входу. Формирование второго импульса устройства начинается по приходу на тактовый вход лрограммируемого таймера 3 по входной шине 12 рабо1 чего (отрицательного) фронта импульса частоты внешнего генератора, при этом передний фронт формируемого импульса задерживается относительно заднего фронта импульса, сформированного программируемым таймером 2, на величину Т0, которая входит в общую длительность получаемого временного интервала (фиг. 2ж).

Поскольку за время работы программируемого таймера 3 программируемый

6 1499439

6 таймер 2 незадействован, становится возможным era перелрограммирование микропроцессорной системой (лри не6 = Т (К ч (2K „ + 1) + К + 1).(2) > обходимости), т.е. замена коэффициента К, на коэффициент К, . С этой целью выход 14 устройства может подключаться к входам запроса прерывания микропроцессорной системы.

Вп время формирования второго импульса на выходе программируемого таймера 3 устанавливается низкий логический уровень, который подается на R-вход делителя 1 частоты и устанавливает его в исходное (нулевое) состояние (фиг. 2б). Таким образом, при повторном запуске программируемого таймера 2 (начало формирования третьего импульса) длительность за держки его включения является величиной постоянной и равной периоду следования импульсов с выхода делителя

1 частоты (фиг. 2е).

По окончании второго импульса положительным перепадом с выхода программируемого таймера 3 в D-триггер

7 ло С-входу записывается логическая единица, которая устанавливается на прямом выходе Л-триггера 7 (фиг. 2з), а на инверсном его вбкоде — уровень логического нуля (фиг. 2и). С прямого выхода D-триггера 7 уровень логической единицы заводится на второй вход элемента ИЛИ-НЕ 5, ка выходе которого вновь устанавливается уровень логического нуля (фиг. 2г), в результате чего Л-триггер 6 повторно переходит в единичное состояние по S-входу (фиг. 2д). Далее повторяется цикл работы программируемого таймера 2, на выходе которого формируется третий импульс устройства (фиг. 2е), причем лередшш фронт формируемого импульса задерживается относительно заднего фронта импульса, сформированного программируемым таймером 3, на величину Т0 К, которая входит в общую длительность получаемого временного интервала. ПО окончании третьего импульса положительным перепадом с выхода программируемого таймера 2 в

D-триггер 4 заносится логический ноль с С-входа. Таким образом, ка выходе D-триггера 4 (выход 13 устройства) формируется временной интервал длительностью а в соответствии с выражением (1) и (2) ;фиг. 2л) как сумма временных интервалов, определяемых: длительностью первого импуль1499439

Формула изобретения

° ф (Рду /яр)+ ггпу >1/+Яp +)J

ФИГ

Составитель Ю.Сибиряк

Техред А.Кравчук Корректор M.ÑàìáoÐñêàÿ

Редактор Н.Лазаренко

Заказ 4704/52 Тираж,884 Попписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 са, формируемого программируемым таймером 2 (Т К А < К ц ); длительностью запуска программируемого таймера

3 (Т ) длительностью второго импульо

5 са, формируемого программируемым тай- . мером 3 (Т о К ), длительностью повторного запуска программируемого таймера 2 (К < T ); длительностью третьего импульса, формируемого программи- 10 руемым таймером 2 (Т„К p q К gg ) .

Программируемый формирователь вре-. 15 менных интервалов, содержащий делитель частоты, выход которого соединен с тактовым входом первого программируемого таймера, выход которого соединен со стробирующим входом второго 2р программируемого таймера, тактовый вход которого соединен с входом делителя частоты, информационные, адресные и управляющие входы первого и второго программируемых таймеров 25 соединены с информационно-управляющей шиной, первый D-триггер, вход установки в "0" которого соединен с шиной "Сброс", о т л и ч.а ю щ и йс я тем, что, с целью расширения 30 диапазона формируемых временных интервалов при обеспечении заданной дискретности, в него введены элемент

ИЛИ, элемент ИЛИ вЂ” НЕ, второй и третий D-триггеры, при этом шина "Пуск" соединена с первым входом элемента

ИЛИ-НЕ, выход которого соединен с

S-входом второго D-триггера, D-вход которого соединен с источником логического нуля, а тактовый вход соединен с тактовым входом первого Dтриггера, первым входом элемента ИЛИ и выходом первого программируемого таймера, выход второго D-триггера соединен со стробирующим входом первого программируемого таймера, шина

"Сброс" соединена с R-входами с первого по третий D-трйггеров, тактовый вход третьего D-триггера соединен с выходом второго программируемого таймера и R-входом делителя частоты, D-вход третьего D-триггера соединен с источником логической единицы, инверсный выход третьего D-триггера соединен с D-входом первого D-триггера, а прямой выход — с вторыми входами элементов ИЛИ-НЕ и ИЛИ, выход элемента ИЛИ соединен с S-входом .первого D-триггера.