Умножитель числа импульсов

 

Изобретение относится к устройствам вычислительной и измерительной техники и может быть использовано для образования умноженных на целочисленный коэффициент суммы входных импульсов. Цель изобретения - сокращение времени подготовки к работе - достигается в результате введения блоков 3<SB POS="POST">1</SB>-3<SB POS="POST">N</SB> элементов И, дешифраторов 5<SB POS="POST">1</SB>-5<SB POS="POST">N</SB>, элемента ИЛИ 7<SB POS="POST">N</SB> и задатчика 6 коэффициента умножения, выполненного в виде последовательно соединенных декад 6<SB POS="POST">1</SB>-6<SB POS="POST">N</SB>. Кроме того, устройство содержит входную шину 1, (К-1) = отводную, где К - основание счисления, линию 2 задержки, блоки 4<SB POS="POST">1</SB>-4<SB POS="POST">N</SB> элементов ИЛИ, элементы ИЛИ 7<SB POS="POST">1</SB>-7<SB POS="POST">N</SB> <SB POS="POST">-1</SB>, счетные декады 8<SB POS="POST">1</SB>-8<SB POS="POST">N</SB>, триггеры 9<SB POS="POST">1</SB>-9<SB POS="POST">N-1</SB>, элементы И 10<SB POS="POST">1</SB>-10<SB POS="POST">N-1</SB>, счетные декады 11<SB POS="POST">1</SB>-11<SB POS="POST">N</SB> переполнения и входы: 12 - последовательной установки и 13 - параллельной установки коэффициента умножения, а также выход 14. 2 ил.

СОЮЗ СОВЕТСНИХ.

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) (1) 4 H 03 К 5/156 23/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ П(НТ СССР (21) 4361054/24-21 (22) 07.01.88 (46) 07,08.89. Бюл. М 29 (72) P.Â.Êîðîâèí и И.И.Ковтун (53) 62 1.374 (088.8) (56) Авторское свидетельство СССР

В 1067595, кл. Н 03 К 5/156,11,04.80, Авторское свидетельство СССР

Ф 1251321, кл. Н 03 К 23/00,11.1t,84. (54) УИИОЖИТЕЛЬ ЧИСЛА ИМПУЛЬСОВ (57) Изобретение относится к устройствам вычислительной и измерительной техники и может быть использовано для образования умноженных на целочисленный коэффициент суммы входных импульсов. Цель изобретения — сокращение времени подготовки к работе—

2 достигается в результате введения блоков 3,-3 элементов И, дешифраторов 5„-5„, элемента ИЛИ 7> и задатчика 6 коэффициента умножения, выполненного в виде последовательно соединенных декад 6„-6„. Кроме того, устройство содержит входную шину 1, (К-1)г-отводную, где К вЂ” основание. счисления, линию 2 задержки, блоки

4,-4„ элементов ИЛИ, элементы ИЛИ

7, -7 „,, счетные декады 8 -8„, триггеры 9,-9„,, элементы И 10 -10) счетные декады 11,-1t), переполнения и входы последовательной 12 установки и параллельной 13 установки коэффициента умножения, а также выход 14, 2 ил. Ж

458 4

Каждый блок 3, -3 вентилей содержит девять элементов И 15< — 15 пер9

3 1499

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной и измерительной техники для образования ум5 ноженных на целочисленный коэффициент суммы входных импульсов.

Цель изобретения — сокращение времени подготовки к работе.

На фиг. 1 приведена электронная структурная схема умножителя числа импульсов; на фиг,2 — электрическая структурная схема одного из каналов устройства.

Умножитель числа импульсов содержит входную шину 1, (К-1)-отводную, где К вЂ” основание счисления, линию 2 задержки, блоков 3;-3<1 элементов И (блоки вентилей), и блоков 4< -4 « элементов ИЛИ, п дешифраторов 5„-5<,, задатчик 6 коэффициента умножения, выполненный в виде последовательно соединенных счетных декад 6< -6<,, основные 7< -7 « f и дополнительный 7„ элементы ИЛИ, счетные декады 8< -8„, триггеры 9< — 9 „,, элементы И 10<10ц <, а также счетные декады 11,—

11„переполнения, Кроме того, устройство имеет входы последовательной установки коэффициента умножения 12, параллельной установки 13, а также выходы 14 декад, В умножителе числа импульсов входная шина 1 подключена по входу (К-1) отводной линии 2 задержки, в данном примере выполненную девятиотводной, восемь первых отводов которой совместно с шиной 1 подключены к соответствующим входам блоков 3-i вентилей, вторые входы которых через блоки

4 -4 элементов ИЛИ и дешифраторы

< <

5,-5<, подключены к задатчику 6, -6 « коэффициента умножения. Выходы блоков 3< -3„ вентилей через соответствующие элементы ИЛИ 7<-7„, подключены к входам счетных декад 8<-8 „, Выход переполнения каждой счетной декады, кроме последней 8„, подключен к единичному входу каждого из соответствующих триггеров 9< -9 „,, выход каждого из которых через элементы И

10, -10 „ < соединен с входом установки в ноль и первым входом аналогичных элементов ИЛИ 7, -7« < . Вторые входы элементов И 10< †„ < подключены к последнему девятому отводу линии 2 задержки, а выход последней счетной декады 8 „ соединен с входом первой декады 11„ счетчика 11 переполнения. вые входы которых составляют первые входы блока 3, вторые входы составляют вторые входы блока 3, а выходы являются выходами блока 3 вентилей (фиг.2).

Блок 4, элементов ИЛИ содержит (фиг.2) восемь элементов ИЛИ 16<166. При этом первые восемь выходов дешифратора кодов 5, соединены с восемью выходами блока 4 элементов ИЛИ через элементы ИЛИ 16< †1, а девятый выход дешифратора 5< соединен с девятым выходом блока 4 непосредственно.

КрЪме того, восемь последних выходов блока 4 подключены каждый к второму входу соответствующего элемента ИЛИ

16>-16<, соединенного с предыдущим выходом.

Линия 2 задержки содержит девять идентичных элементов задержки с временем задержки каждого элемента

Задатчик 6<-6 коэффициента умножения представляет собой устройство памяти, в котором хранится и при не» обходимости оперативно меняется код текущего значения коэффициента умножения числа импульсов. Его конструкция зависИт от характера када значения коэффициента умножения и способа

его изменения. Наиболее целесообразным является двоична-десятичный код.

Тогда при изменении коэффициента умножения путем подачи на вход 12 задатчика 6 числа импульсов, соответствующего новому значению коэффициента умножения, задатчик 6 коэффициента умножения может представлять из себя просто двоична-десятичный счетчик импульсов 6, -6« с входом сброса кода предыдущего коэ<рфициента и со счетным входом 12 для установки очередного значения коэффициента умножения.

Выходами задатчика 6 в этом случае являются единичные выходы триггеров счетных декад этого счетчика, Кроме того, по входам 13 возможен параллельный ввод кода коэффициента умножения от ЭВМ.

Дешифраторы 5<-5 „ преобразуют двоична-десятичный код соответствующего разряда числа коэффициента умножения в десятичный позиционный код. При этом, если на выходе дешифратора 5 имеется код,числа "0", сигналы на всех его выходах отсутствуют, если на входах дешифратора 5 имеется пво5 149 ично-десятичный код числа "1", сигнал присутствует на первом верхнем по схеме выходе дешифратора 5„ (фиг.2), т.е,,если на входе дешифратора имеется код числа "i", сигнал появляется на i-м выходе дешифратора 5. Элементы

ИЛИ 16 блока 4„ соединены с выходами дешифратора 5„ и между собой таким образом, что наличие на входе дешифратора 5 „ кода числа "i" приводит к появлению сигналов на первом, втором, (1-1)-м и х-м выходах блока элементов ИЛИ 4 „(фиг. 2) .

Умножитель работает следующим образом.

В исходном состоянии (до подачи на шину 1.первого счетного импульса) на выходах задатчика 6 имеется двоично-десятичный код коэффициента умножения (для определенности примем его равным 407), счетные декады 8 и счетчик 11 обнулены, триггеры 9 находятся в нулевом состоянии (цепи предварительной установки в нулевое состояние счетных декад 7, счетчика 11 и триггеров 9 для упрощения„. не показаны).

Наличие кода числа "407" в задатчике 6 приводит к тому, что сигналы на выходах дешифраторов (ДС) присутствуют соответственно на выходе 7

ДС 5< нулевом выходе ДС 5 и на вы.хОде,4 ДС 3.

Наличие сигналов на этих выходах дешифраторов приводит к тому, что на выходах блока 4 имеются разреша( ющие сигналы на первых семи выходах, 2, на выходах блока 4 сигналы отсутствуют и, наконец, на выходах блока 4 имеются разрешающие сигналы на пер,вых четырех выходах.

Первый импульс входной последовательности поступает на шину 1, а с нее — на вход линии 2 и на первые входы блоков 3. На блоке 3 этот сигнал поступает на элемент 15,, на втором входе которого, соединенном с соответствующим элементом 16, имеется сигнал. В результате элемент

15г срабатывает и сигнал с выхода блока 3 через элемент 7 поступает на вхбд самой младшей счетной декады

8, Аналогично на вход самой старшей третьей счетной декады проходит импульс, поступивший на первый вход блока Зг,. Импульс, поступивший на первый вход блока З,на выход блока не попадет, так как на один из элементов 15 этого блока не поступает

9468

40

45 Рассмотрим реакцию устройства на второй входной импульс. Сам входной импульс с шины 1 поступает на первые входы блоков 3 (на элементы 15 ) и на линию 2, С выхода блока 3 этот

5р импульс попадает через элемент 7 на вход первой счетной декады S, в результате чего в ней фиксируется число "8". С выхода нижнего блока

3 и этот импульс попадает через эле55 мент 7 на вход третьей счетной декады S„, в результате чего в ней фиксируется число "5", На вход второй счетной декады 8 сигнал не поступал, она по-прежнему фиксирует число "0", 5

30 с соответствующего блока 4 разрешаю щий сиrнал.

Последовательно с задержкой ь и на выходах линии 2 появляются еще восемь импульсов. Импульс с первого отвода поступает на вторые входы блоков 3 (элементы 15 ) и проходит на выходы блоков 3 „ и 3„. Аналогично проходят на выходы тех же блоков импульсы с второго и третьего отводов линии 2. Импульсы с четвертого, питого и шестого отводов линии 2 проходят только на соответствующие выходы блока 3, (через элементы 15 .-15. ).

Импульсы с седьмого и восьмого отводов линии 2 не проходят ни через один блок 3. Сигнал с последнего, девятого отвода линии 2 поступает на входы элементов 10„ и-10

Таким образом, на вход счетной декады 8, с выходов блока 3< через элемент 7 поступает последовательно семь импульсов, в результате чего в счетной декаде 8 фиксируется число "7".

На вход второй счетной декады 8 с выходов блока 3 через элемент 7 не поступает ни один импульс, в результате чего в счетной декаде остается зафиксированным число "0". На вход счетной декады 8 с выходов блоtl ка 3 через элемент 7 поступает пои следовательно четыре импульса, в результате чего в счетной декаде фиксируется число "4". Поскольку ни одна из счетных декад не переполняется, то сигналы на. единичные входы триггеров 9 не поступают, триггеры продолжают оставаться в нулевом состоянии, в результате чего на вторые входы элементов 10 сигналы не поступают, а значит, и сигнал на первых входах элементов 10 с девятого отвода линии

2 не проходит через элементы 10.

1499458 i

Сигнал с первого отвода линии 2 проходит через элементы 15 блоков

3 и Э„ и соответствующие элементы

7 на входы первой 8, и третьей 8„ счетных декад, в результате чего первая счетная декада фиксирует число "9", а третья счетная декада фиксирует число "6".

Сигнал с второго отвода линии 2 проходит через соответствующие блоки

3 и соответствующие элементы 7 на входы первой и третьей счетных декад 8, в результате чего третья счетная декада фиксирует число "7", а 15 первая декада из положения "9" переходит в положение "0", т.е. переполняется и своим выходным сигналом переводит триггер 9 из нулевого состояние в единичное, которое в виде сигнала подается на один из входов элемента 10 .

Сигнал с третьего отвода линии 2 проходит через соответствующие блоки

3 и элементы 7 на входы первой и

25 третьей счетных декад 8, в результате чего первая счетная декада фиксирует число "1", а третья — число "8".

Сигналы с трех последующих отводов линии 2 проходят только через первый блрк 3, откуда через соответствующий элемент 7 — на вход первой счетной декады, фиксируя в ней последовательно числа "2", "3" и "4".

Сигналы с седьмого и восьмого отводов линии 2 не проходят через 35 блок 3, следовательно, числа, зафиксированные в счетных декадах 8, остаются без изменения.

Сигнал с последнего, девятого отвода линии 2 поступает на вторые вхо- 40 ды элементов 10. При этом на первый вход первого элемента 10 с триггера

9» поступает единичный сйгнал, следовательно, сигнал появляется на выходе элемента 10 и через элемент 7 проходит на вход второй счетной декады, фиксируя в ней число

Таким образом, перед поступлением на шину 1 третьего импульса в счетных декадах 7 зафиксировано число "814", 50 что представляет число "2" (число уже поступивших на шину 1 импульсов), умноженное на "407" — коэффициент умножения.

С появлением каждого последующего импульса число, зафиксированное в счетных декадах увеличивается на заданный задатчиком 6 коэффициент умножения.

Формула и з о б р е т ения

Умножитель числа импульсов, содержащий (K-1)-отводную линию задержки, где К вЂ” основание счисления, п блоков элементов ИЛИ и п счетных декад, и-1 триггеров, Il-1 элементов И и и-1 элементов HJIH а также группу последовательно соединенных счетных декад переполнения, причем (K-1)-й вывод линии задержки соединен с первыми входами всех элементов И, второй вход каждого из которых соединен с выходами соответствующего триггера, вход установки каждого из которых соединеч с выходами соответствующего элемента И и первым входом соответствующего элемента HJIH, выход каждого

i-ro из которых соединен с входом (i+1)-й счетной декады, при этом выход переполнения каждой нз счетных декад кроме и-й старшей, соединен с управляющим входом соответствующего триггера, а выход переполнения и-й старшей счетной декады соединен с входом первой счетной декады переполнения, о т л и ч и ю шийся тем, что, с целью повышения эффективности в работе путем сокращения вре" мени подготовки, в него введены п блоков элементов И и и дешнфраторов, ц-й элемент ИЛИ и задатчик коэффициента умножения, выполненный и виде последовательно соединенных п счетных декад, входы предварительной установки каждой из которых являются входами параллельной записи кода коэффициента умножения, а счетный вход первой, младшей, декады является входом последовательной записи кода коэффициента умножения, при этом выходы каждой из декад задатчика коэффициента умножения через соответствующий дешифратор соединены с входами соответствующего блока элементов ИЛИ, выходы каждого из которых являются первой группой входов соответствующего блока элементов И, вторая группа входов которого подключена к началу и первым восьми отводам линии задержки, причем выходы первого блока элементов И через п-й элемент ИЛИ объединены с входом первой младшей, счетной декады, а выходы каждого из остальных блоков элементов И подключены к входам, начиная с второго, соответствующего блока элементов ИЛИ, 1499458

Составитель А.Соколов

Редактор Н.Лазаренко Техред М,Ходанич Корректор Н.Борисова

Заказ 4705/53 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул. Гагарина, 101