Последовательный цифровой фильтр

 

Изобретение относится к вычислительной технике. Цель изобретения - уменьшение частоты дискретизации и упрощение фильтра. Последовательный цифровой фильтр содержит кодер 1, шифратор 2, блоки памяти и сдвига 3 и 4, коммутатор 5, элемент Исключающее ИЛИ-НЕ 6, сумматоры 7, 10, 11 и 12, дешифратор 8 и умножитель 9. Цель достигается за счет исключения многоразрядного умножения и сокращения количества разрядов, необходимых для представления отсчетов входного сигнала и весовых коэффициентов. 1 ил., 2 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (51) 4 И 03 Н 17/06

Д -,,( (Ы; L,,;т., „.).

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ fXHT СССР (21) 4317037/24-09 (22) 13. 10.87 (46) 15.08.89. Бюл, В 30 (71) Ереванский политехнический институт им. К.Маркса и Ленинградский электротехнический институт связи им. проф. М.А.Бонч †Бруеви (72) Л.М.Гольденберг и P P ° Áàäàëÿí (53) 68 1.32 (088.8) (56) Погрибной В.А.((ифровые фильтры последовательного действия с импульсно-кодовой модуляцией. Радиотехника,,1984, ((4, с. 33, рис. 2, 2 (54) ПОСЛЕДОВАТЕЛЬНЬ(й ЦИфРОВОД

ФИЛЬТР (5l) Изобретение относится к вычислительной технике. ((ель изобретения— уменьшение частоты дискретизации и упрощение фильтра. Последовательный цифровой фильтр содержит кодер 1, шифратор 2, блоки памяти и сдвига

3 и 4, коммутатор 5, элемент ИСКЛ(ОЧАИЩЕЕ ИЛИ-HE 6, сумматоры 7, 10, 11 и 1?, дешифратор 8 и умножитель

9. Цель достигается за счет исключения многоразрядного умножения и сокращения количества разрядов, необходимых для представления отсчетов входного сигнала и весовых коэффициентов. 1 ил., 2 табл.

3 1501260

Изобретение относится к вычислительной технике, в частности к технике цифровой обработки сигналов.

Цель изобретения — уменьшение

5 частоты дискретизации и упрощение за счет исключения многоразрядного умножения и сокращения количества разрядов, необходимых для представления отсчетов входного сигнала и 10 весовых коэффициентов.

На чертеже приведена структурная электрическая схема последовательного цифрового фильтра.

Последовательный цифровой фильтр 15 содержит кодер 1, шифратор 21 первый блок памяти и сдвига (БПС) (М-1) значений с разрядных двоично-позиционных чисел 3, второй блок памяти и сдвига (БПС) М значений С-разрядных двоично-позиционных чисел и знаковых разрядов 4, коммутатор 5, элемент 6 ИСКЛЮЧАКЩЕЕ ИЛИ-НЕ, четвертый сумматор 7, дешифратор 8, ум-"

25 ножитель 9, первый, второй и третий сумматоры 10, 11.и 12.

В предложенном последовательном цифровом фильтре (ЦФ) используется следующий алгоритм фильтрации с использованием дельта-модуляции (ДМ):

Мм ktI М-1 и< у (N) =,7,7 е„(п-m) Е> (m) (1)

Ь Ь

k l n i e п1 где у (N) М

8 (n-m) х

Е „(m)

N-ый отсчет выходного сигнала, представленного двоично-позиционным

1-разрядным кодом; порядок ЦФ с ДМ; (и-m)-ый отсчет пере- 40 монного шага квантования, формируемый при преобразовании входного сигнала в сигнал ДМ и представленный двоич- 45 но-позиционным Ь-разрядным кодом, причем в случае ЦФ с линейной

ДМ b = 1, т.е. шаг квантования постоянен и выражен одноразрядным кодом, m-ый отсчет переменного шага квантования, формируемый при преобразо- .

55 ванин весовых коэффициентов фильтра в ДМ последовлтельность и представленный двоично-псЪа (n),0 а. (и) ° 2, (2) Е „(n) где а, (n) коэффициент знакового разряда и-го отсЧета

Е „(n), коэффициент i-го разряда п-го отсчета Е (и), Ъ причем а,(п)с(0,1 о бр аз ом пр едставим а (n) Аналогичным

e„(n):

b-

С (л),7 С (m) (3) у.О

С (m) — коэффициенты, аналогичные а (n) и a;(n) . рЬ (m)

h где Г (m) и

В рассматриваемом случае, когда переменный шаг квантования выражается унитарным кодом, а;(n) и C (m) для любых значений п и m отличны от нуля только для одного значения и р следовательно из (2) и (3) получим о

Е (п) à (n) ° а; (n) ° 2

e (m) = С (m) С (ш) ° 2, Ь (4) Для заданного п произведение

E „(n-ïó".8„(m), с учетом (4), можно выЪ разить следующим образом: е (и-m) .e (m) P (n )f Ä(n-m) ° 2,(5)

Ъ Ъ

1 ма (в, 1, ...N-11, rE (О, 1,... 2b-1) зиционным Ь-разрядным кодом, причем в случае

ЦФ с линейной ДМ b=1 т.е. шаг квантования постоянен и выражен одноразрядным кодом.

При этом используется дельтамодуляция повышенной информативности (ДМПИ), которая относится к адаптивной ДМ.

Спецификой ДМПИ является представ" ление переменного шага квантования

Е (п) унитарным кодом, а сам шаг х квантования является переменным.

При ДМПИ переменный шаг квантования е (п) изменяется пропорцио-, х ь нально степени двойки: е, (и) = 2 где iE to,1,...,Ь-1), Представим е" (и) следующим образом:

5 1501

Р (и-щ) = а (и-m) О+ C (тп); (6) (7) 30

Используемый унитарный код является избыточным кодом и, следовательно, с целью уменьшения разрядности b, он может быть преобразован в простой безыэбыточный код. Уменьшение разрядности представления переменного шага квантования позволяет упростить построение блоков памяти и сдвига.

При использовании предварительного преобразования весовые коэффициенты 40

ЦФ вводятся в блок памяти и сдвига уже в преобразованном ниде, а преобразование отсчетов входного сигнала осуществляется на входе 1(Ф. Так как сумма безызбыточных кодов, со- 45 ответствующих Е „(и-m) и e > (m), укаь Ь эывает номер единичного разряда произведения 6 „(и-щ) Р Ъ(ьп), преобразование в безызбыточный код позволяет также упростить реализацию операции управляемого сдвига", Поясним сказанное на примере. Пусть Ь = 4, для больпього класса сигналов именно это значение в является оптимальным, тогда ЕЪ(п-m) и e (m) без учета знаЬ х h кового разряда могут принимать только четыре значения, приведенные в табл.1. В табл.! показаны также кодовые комбинации безыэбыточных кодов, 55 где (n-т) и „(п — m) — коэффициенты, аналогичные а,(n), а,(п) и Cb(m) CE(m)

Учитывая (5), (6), (7) перепишем !0 выражение (1) следующим образом: у (N)= 0 f (n-ш) P (n-m) 2 (8) к. п 1 е о

Из (5), (6), (7) следует, что для !5 определения произведения е „(n-m) e„(m) ь ь достаточно определить коэффициент знакового разряда в соответствии с (6) и значение отличного от нуля разряда r в соответствии с (7). Сле- 20 довательно, при ныполнении свертки в соответствии с алгоритмом (8) операция умножения перерождается в операцию управляемого сдвига". Имеется в виду, что произведение унитарных .кодов также является унитарным кодом, причем номер единичного разряза произведения определяется суммой номеров единичных разрядов сомножителей.

?60 получаемые в результате предварительного преобразования — р,„(п-m), с (сп) соответственно.

Произведение Е„(п-m). eb(m) может

Ъ Ь принимать ?b-1 значений, указанных в табл.2. В табл,2 приводятся также с все возможные значения g „(n-m)+ р,„(m), где С вЂ” количество разрядов.

С 1пt(log2Ь)Ф где функция I t определяет ближайи шее наибольшее целое число. В случае ДИПИ, как правило, Ь 8, следовательно, величина b может принимать значение два или три.

На структурной электрической схе" ме последовательного цифрового фильтра принедены следующие обозначения:

x(t) — входной аналоговый сигнал — переменньп, выраженный

b-разрядным двоично-позиционньм кодом шаг кнантования, формируемый при преобразовании сигнала

x{t) н сигнал Л1ПИ вЂ” преобразованный в беэыэбыточный код переменный шаг квантования 0 b(n); знаковый разряд переменного шага квантования е„(п), представляющий cob бой выходной сигнал

Л !ПИ з — предварительно преобраэованньп! в беэызбыточ86 (п) х

g (п) а (n) ный кол переменный шаг квантования, соотнетстИз табл.2 видно, что номер кодовой комбинации g„(n-m) + g„(т) соответствует номеру единичного разряда произведения е (и-m) e (m) . Полуb, 6 х. Л ченный результат не является неожижанным, так как безызбыточный код соответствует номеру единичного разряда сомножителей, а следовательно, с умма бе зыз быт оч ных кодов, в соотнетствии (7), указывает номер единичного разряда произведения сомножителей. В общем случае количество раэрядон безызбыточного кода можно определить, воспользовавшись следующим выражением:

1501260

Т

4 (10)

Каждый рециркуляционный цикл делится на М тактов с длительностью т

Tt (11)

В начале каждого рециркуляционного цикла в БПС 3 вводится очередное, преобразованное в шифраторе 2, значе55 ние переменного шага квантования

g„(n) и знаковый разряд а (n), соотс ветствующие входному сигналу.,50 вующий весовым коэффициентам ЦФ;

Ср(п) — знаковый разряд переменного шага квантования, представляющий собой последовательность ДИПИ; (n-m) — знаковый разряд результирун>щего произведения, л(y (N) — выходной сигнал выраженный 1-разрядным двоичнопозиционным кодом.

Блоки памяти и сдвига должны обеспечивать хранение и сдвиг соответственно М и (И- 1) значений С-раэ- 15 рядных двоично-позиционных чисел и знаковых разрядов.

Для реализации произведения

Е „(и-тп) e „(m) используется дешифратор 8 и подключенный к нему адрес- 20 ный четвертый сумматор 7. При этом используется тот Аакт, что на выходе дешиАратора 8 Аормируется унитарный код, причем номер единичного разряда определяется двоично-пози- 25 ционным числом, поступающим на его вход.

Для построения шифратора 2, в зависимости от значения Ь необходимо составить таблицу, аналогичную 30 табл. 1, и в соответствии с ней синтезировать цифровое комбинационное устройство.

В исходном состоянии в БПС 4 записаны заранее преобразованные в безызбыточный код весовые коэффициенты ЦФ р (ш) со своими знаковыми h разрядами С (n) и одно нулевое двоич о но-позиционное число. В БПС 3 записаны нулевые двоично-позиционные чис- 40 ла. Остальные элементы схемы находятся в заторможенном состоянии.

Работа последовательного цифрового фильтра состоит из рециркуляционных циклов с длительностью Т 45

1 абота II4 начинается с Аормирования в кодере 1 знакового разряда а (n) и переменного шага квантова0 ния e „(n) преобразуемого при помощи шиАратора 2 в р,"„(n), При этом коммутатор 5 подключает к БПС 3 шифратор 2 и кодер 1, в результате в БПС 3 записываются полученные значения g „(n) и а (и). После записи в

БПС 3 коммутатор 5, переключаясь, подключает друг к другу вход и выход БПС 3, т.е. обеспечивает рециркуляционный режим его работы, Коммутатор 5 сохраняет свое состояние до введения нового значения переменного шага квантования и знакового разряда входного сигнала, т.е. в течение всего рециркуляционного цик"

mfa. БПС 4 постоянно работает в рециркуляционном режиме. Одновременно с записью в БПС 3 р,„(п) и à (n) подаются соответственно на четвертый сумматор 7 и элемент 6, на вторые входы которых из ПБС 4 поступают переменный шаг квантования g (m) весового

h коэффициента фильтра и соответствующий ему знаковый разряд Со(п). Формируемая на выходе четвертого сумматора 7 сумма В „(и-тп) + g (ш) поступает на дешифратор 8. Как уже отмечалось, сумма безызбыточных кодов, указывая номер единичного разряда произведения унитарных кодов, одновременно указывает номер единичного разряда на выходе дешифратора 8, следовательно, на выходе дешифратора 8 получим двоична-позиционное число, выраженное унитарным кодом, и соответствующее произведению

Е (п-m) ° Е (m) . Знаковый разряд

Я (и-m) искомого произведения, в соответствии с выражением (6), определяется при помощи элемента 6 и присваивается произведению p «(n-m)> p (m) посредством умножителя 9. Отh метим, что указанный умножитель 9 носит условный харак тер, так как при его помощи осуществляется умножение на плюс или минус единицу.

Полученное на выходе умножителя 9 произведение с учтенным знаковым yasрядом подается на первый сумматор

10, в котором осуществляется постоянное циАровое суммирование на интервале рециркуляционного цикла

На остальных тактах рециркуляционного цикла производится сдвиг на один ,такт информации, записанный в БПС 3

15 и БПС 4 и для данного и при изменении m от 0 до M определяются остальные значения е (n-m) р „(m). В конце

Ь, Ь к каждого цикла полученная н первом сумматоре 10 сумма передается но второй сумматор 11, первый сумматор

10 обнуляется. Для данного и при

m = 0,1,...M все М значений произведения e„(n-m) ЯЬ(ш) определяются Ь Ь н течение последних M рециркуляционных циклов. В момент ввода переменного шага квантования Е (и+М-1) ь к значение переменного шага квантования е (n) теряется. Наличие н БПС 4 дополнительного дноично-позиционного числа обеспечивает беспрерынность работы ЦФ, т,е. н момент ввода в

БПС 3 очередного значения g„(n) в

БПС 4 осуществляется перезапись нулевого двоично-позиционного числа. Второй и гретий сумматоры 11 и 12 реализуют постоянное цифровое суммирование в соответствии с алгоритмом 1.

На выходе третьего сумматора 12 форл . мируется выходной сигнал у (N) выраженный двоично-позиционным 1-разрядным кодом и имеющий частоту дискретизации, равную частоте дискретизации сигнала ДИ1И.

Из укаэанного следует, что кодер

1, шифратор 2, второй и третий сумматоры 11 и 12 тактируются с частотой дискретизации сигнала ДМПИ, а остальные узлы тактируются с повышенной частотой f = M

01260

Формула изобретения

Последовательный цифровой фильтр, содержащий кодер, вход которого является входом последовательного цифрового фильтра, коммутатор, первый вход знакового разряда которого соединен с выходом знакового раз— ряда кодера, первый блок памяти и сдвига M и (М-1) значений С-разрядных двоично-позиционных чисел, где

М вЂ” порядок цифрового фильтра, выход знакового и информационных разрядон которого соединен с нторым нхо25

ЭО

50 дом одноименных разрядов коммутатора, выход информационных раэрядон ко-, торого . соединен с нходом информационных разрядов первого блока памяти и сдвига М и (М-1) значений С-разрядных двоично-позиционных чисел, второй блок памяти и сдвига М и (М-1) значений С-разрядных двоично-позиционных чисел, выходы информационных разрядов которого соединены с его входами информационных разрядов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, первый вход которого соединен с выходом знакового разряда коммутатора и входом знакового разряда первого блока памяти и сдвига M и (М-1) значений

С-разрядных двоично-позиционных чисел, а второй вход элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ соединен с входом и выходом знакового разряда второго блока памяти и сдвига М и (М-1) значений С-разрядных дноично-позиционных чисел, и последовательно соединенные первый, второй и третий сумматори, выход последнего иэ которых является выходом последовательного цифрового фильтра, о т л и— ч а ю шийся тем, что, с целью уменьшения частоты дискретизации и упрощения за счет исключения многоразрядного умножения и сокращения количества разрядов, необходимых для представления отсчетов входного сигнала и весовых коэффициентов, введены шифратор, включенный между выходом информационных разрядов кодера и первым входом информационных раэрядон коммутатора,и последовательно соединенные четвертый сумматор, дешифратор и умножитель, выход которого соединен с входом первого сумматора, пр„ чем первый и второй входы четвертого сумматора соединены с выходами информационных разрядов коммутатора и второго блока памяти и сдвига М и (М-1) значений C-Разряд ных дноично-позиционных чисел соответственно, а второй вход умножителя подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, 150 1260

Таблица 1

E (n-m)

Ъ

e (m) g „(n и!) Или с („) или

4 3 2

2 1

Таблица 2

) ЕЪ(n m) е„(щ) 1

3 2

6 5 4 3 2 1

Составитель С.Муэычук

Техред M.Õîäàíè÷ Корректор Т.Палий

Редактор М.Товтин

Подписное

Тираж 884

Заказ 4890/55

ВНИИ11И Государственнрго комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Проиэводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101

1 0 0

2 0 0

3 0 0

4 0 0

5 0 0

6 0 1

7 1 0

0 0

0 1

0 0

0 0

0 1

1 1