Устройство для контроля микросхем

 

Изобретение относится к электроизмерительной технике и может быть использовано для контроля работоспособности и определения типа цифровых МОП интегральных микросхем при производстве радиоэлектронной аппаратуры. Цель изобретения - расширение функциональных возможностей - достигается путем контроля микросхем с запоминанием состояния. Устройство содержит генератор 1 кодовой комбинации, присоединительный блок (ПБ) 2.2-2.1 для подключения контролируемой микросхемы, ПБ 2.2-2.М для подключения эталонных микросхем, блоки 3.1-3.М-1 сравнения двоичных кодов, селекторы 4.1-4.М-1 импульсов по длительности, блок 5 индикации, блок 6 разделительных резисторов. При работе устройства неисправность контролируемой микросхемы определяется по несовпадению сигналов на выводах контролируемой и всех эталонных микросхем. 1 з.п. ф-лы, 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 01 R 31/28 с

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4062133/24-21 (22) 29.04.86 (46) 30.08.89. Бкп. Ф 32 (71) Центральное конструкторское бюро гидрометеорологического приборостроения (72) А.В.Ожгихин (53) 621.396(088.8) (56) Авторское свидетельство СССР

У 767674, кл. С 01 R 31/28, 1978 °

Авторское свидетельство СССР

У 1150590, кл. G О1 R 31/28, 1982. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ MHKPOСХЕМ (57) Изобретение относится к электроизмерительной технике и может быть использовано для контроля работоспособности и определения типа цифровых

ÄÄSUÄÄ 1504631

МОП-интегральных микросхем при произ- водстве радиоэлектронной аппаратуры.

Цель изобретения — расширение функцио- нальных возможностей — достигается путем контроля микросхем с запоминанием состояния. Устройство содержит генератор 1 кодовой комбинации, присоединительный блок (ПБ) 2. 1 для подключения контролируемой микросхемы, ПБ 2.2-2.М для подключения эталонных микросхем, блоки 3.1-3.М-1 сравнения двоичных кодов, селекторы 4. 1-4.М-1 импульсов по длительности, блок 5 индикации, блок 6 разделительных резисторов. При работе устройства неисправность контролируемой микросхемы определяется по несовпадению сигналов на выводах контролируемой и всех эталонных микросхем. 1 з.п. ф-лы, (,.

5 ил. дом последовательно соединен с первым зл емент ом 9 . 1 задержки, п ер вым дв оичным счетчиком 8.1, вторым элементом 9.2 задержки, вторым двоичным счетчиком 8.2 и т.д., элементом 9.М задержки, двоичным счетчиком 8.М. Выход генератора 7 с непрерывной последовательностью импульсов является первым выходом V, генератора 1 кодовой комбинации. Выходы двоичных счетчиков 8 .1-8.М являются выходами Ul—

U генератора 1 кодовой комбинации.

Селектор 4.i импу,льсов по длительности (фиг. 3) в простейшем случае может состоять из порогового элемента 10, резистора 11, конденсатора 12 и диода 13.

Эквивалентная электрическая схема выходной цепи генератора 1 кодовой комбинации, контролируемой 2.1 и эта-. лонной 2.i (i=2,3,...,N) микросхем содержит резисторы б.i.j ячеек блока б разделительных резисторов, источники

14.1-14.М+1.15 выходного импульсного напряжения, выходные резисторы 16.116,М+1,17, входной резистора 18 контролируемой 2.1 (эталонной 2.i) микро схем.

3 150463 1

Изобретение относится к электроизмерительной технике и может быть испол ь з овано для контр оля работоспособности и определения типа цифровых металлоксиднополупроводниковых (МОП) интегральных микросхем при производстве радиоэлектронной аппаратуры.

Цель изобретения — расширение функциональных возможностей достигается за счет контроля микросхем с запоминанием состояния.

На фиг. 1 изображена функциональная электрическая схема устройства; на фиг. 2 — функциональная электри- 15 ческая схема генератора кодовой комI бинации; на фиг. 3 — функциональная электрическая схема селектора импульсов по длительности; на фиг. 4 — эквивалентная электрическая схема соединения генератора,.с контролируемой или эталонной микросхемой; на фиг. 5 временные диаграммы работы генератора кодовой комбинации.

Устройство для контроля микросхем 25 содержит генератор 1 кодовой комбинации, присоединительный блок 2.1 для подключения контролируемой микросхемы, присоединительные блоки .2.2-2.М для подключения эталонных микросхем, 30 блоки 3.1-3.М-1 сравнения двоичных кодов, селекторы 4.1-4.М- импульсов по длительности, блок 5 индикации, блок 6 разделительных резисторов, причем выходы последовательных разрядов генератора 1 кодовой комбинации соединены с входами соответствующих ячеек блока 6 разделительных резисторов, соответствующие выходы ячеек блока 6 разделительных резисторов ф) соединены с соответствующими входами присоединительного блока 2.1 для под" ключения контролируемвй микросхемы, присоединительных блоков 2.2-2.M для подключения эталонных микросхем, бпо-45 ков 3.1-3.М-1 сравнения двоичных ко дов, выход каждого блока 3.1-3.М-1 сравнения двоичных кодов через соответствующий селектор 4.1-4.M-1 импульсов по длительности соединен с 50 соответствующим входом блока 5 индикации

Генератор 1 кодовой комбинации (фиг. 2) содержит генератор 7 с непрерывной последовательностью импуль- <> сов, двоичные счетчики (депители частоты) 8.1-8.N элементы 9.1-9.М задержки. Генератор 7 с непрерывной последовательностью импульсов выхоУстройство работает следующим образом.

Псевдослучайная кодовая комбинация в ниде параллельного кода с генератора 1 кодовой комбинации через резисторы блока 6 поступает на М+1 логических выводов контролируемой

2.1 и эталонных микросхем 2.2-2.М.

Резисторы б.i.j,áëoêà 6 разделительных резисторов достаточно большой величины (10-100 кОм} предотвращают закорачивание выходов генератора 1 кодовой комбинации на низкое выходное сопротивление резистора 17 микросхем 2.1-2.М в случае, если выходы генератора i кодовой комбинации оказались подключенными непосредственно к выходам микросхем 2.i. Напряжение на выводе микросхемы 2.i если этот вывод является выходом микросхемы

2.i определяется суммарным воздействием источников выходного импульсного напряжения генератора 1 и микросхемы 2. i имеющих примерно одинаковую величину, близкую к напряжению питания. Но так как напряжение с выхода микросхемы 2.х подается на вывод через малое (100-1000 Ом) выходное сопротивление резистора 17, а напряжение с выхода генератора 1 пода31

5 1 5046 ется на вывод микросхемы 2. i через большее сопротивление резистора б.i.j то напряжение на выводе микросхемы

2. i в основном определяется выходным напряжением микросхемы 2. i. Резисторы б. i. j предотвращают также закорачивание выходов микросхем 2.i на низкое выходное сопротивление генератора

1 и друг на друга. Так как входное сопротивление МОП-интегральных микросхем очень велико (порядка 10 ю

10 Ом), а входная емкость (не показана) равна примерно 2-30 пФ, то наличие последовательно включенной во 15 входную цепь микросхемы паразиткой интегрирующей RC-цепи из входного сопротивления и входной емкости не уменьшает входного напряжения микросхем 2.i и не удлиняет сильно фрон- 20 тов входных сигналов на их выводах.

Блоки 3, . сравнения сравнивают сигналы на логчческих выводах микросхем 2.i, имеющих одинаковый номер.

В случае их совпадения в течение не25 которого времени контроля Т соотк ветствующий селектор 4.i импульсов по длительности формирует сигнал для блока 5 индикации. Последний формирует сигнал, показывающий тип эталон- 30 ной микросхемы 2.i подключенной к сработавшему блоку З.i сравнения. Тип контролируемой микросхемы 2.1 совпадает с типом этой эталонной микросхемы

2.1, 35

Генератор 1 кодовой комбинации является делителем частоты. Период следования импульсов на его выходах является увеличенным в 2 раз, где k к изменяется от 0 до М, периодом Tо генератора 7 с непрерывной последовательностью импульсов, генерирующего импульсы нулевого уровня длительностью, . Максимальный период контрольного сигнала U„H noone aeM n o e 45 генератора 1 кодовой комбинации составляет Т = 2 T Элементы 9.i зал о держки на время ь (— — необходимы

М+1 50 для того, чтобы фронты выходных сигналов генератора 1 были разнесены во времени. Если сигналы U -П на нескольких входах одинаковых контр. лируемой 2.1 и эталонной 2.i микросхем одного и того же типа, например на

R- u S-входах RS-триггера, изменяются одновременно, то из-за несколько разных задержек микросхем одного и того же типа на выходах микросхем

2.1 и 2.i могут появляться различные сигналы. В результате имеющаяся на выходе генератора 1 кодовой комбинации параллельная кодовая комбинация из выходных сигналов U -П является достаточно хаотичной во времени, псевдослучайной. Подключение выходов генератора 1 к выводам микросхем 2.1 и 2.i может быть осуществлено произвольным образом. Но для сокращения времени контроля Т и повышения полноты контроля желательно распределение выходов генератора 1 между выводами микросхем 2.1 и 2.i оптимизировать таким образом, чтобы сигналы с большей частотой поступали на те выводы микросхем 2.1 и 2.i, которые обычно в микросхемах типа счетчиков или регистров предназначены для входов синхронизации, а сигналы с мень= шей частотой поступали на установочные входы микросхем. После такой оптимизации для контроля работоспособности и определения отличий контролируемой микросхемы от микросхем других типов обычно бывает достаточно времени контроля Т „= 2Т, .

Несовпадение сигналов на выводах контролируемой и всех эталонных микросхем в течение определенного времени контроля Т позволяет сделать вы вод о том, что контролируемая микросхема неисправна или что в числе эталонных микросхем устройства контроля нет микросхем такого же типа, что и контролируемая микросхема.

Ф о р мул а и з о б р е т е ни я

f. Устройство для контроля микросхем, содержащее генератор кодовой комбинации, выходы последовательных разрядов которого соединены с входами соответствующих ячеек блока разделительных резисторов, первый блок сравнения двоичных кодов, блок индикации, присоединительный блок для подключения контролируемой микросхемы, первый присоединительный блок подключения первой эталонной микросхемы, причем первый выход соответствующей ячейки блока разделительных резисторов соединен с соответствующей клеммой присоединительного блока для подключения контролируемой микросхемы и соответствующим входом первого блока сравнения двоичных кодов,—

1 50463 1 второй выход этой ячейки блока разделительных резисторов соединен с соответствующей клеммой первого присоединительного блока для подключения первой эталонной микросхемы и соответствующим входом первого блока сравнения двоичных кодов, о т л и— чающееся тем, что, с целью расжир ения функциональных возможнос- )0 тей за счет контроля микросхем с запоминанием состояния, в него введены

N селекторов импульсов по длительности, N-1 блоков для подключенйя эталонных микросхем, N-1 блоков сравнения двоичных кодов, причем первый выход соответствующей ячейки разделительных резисторов соединен с соответ: ствующими входами М-1 блоков сравнения двоичных кодов, а выходы с номе- gg

: рами три и более той же ячейки блока разделительных резисторов соединены соответственно с соответствующими клеммами блоков для подключения эталонных микросхем с номерами два и более и соответствующими входами блоков сравнения двоичных кодов с номерами два.и .более, выход каждого блока сравнения двоичных кодов через соответствующий селектор импульсов по длительности соединен с соответствующим входом блока индикации.

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что генератор кодовой комбинации содержит последовательно соединенные генератор с непрерывной последовательностью импульсов и последовательно попарно соединенные и элементов задержки и двоичных счетчиков, выход генератора с непрерывной последовательностью и выходы двоичных счетчиков являются выходами генератора кодовой комбинации.

1504631

Му

Mg д

Mg

zr

Составит ель А. Кор обков

Редактор И.Рыбченко Техред И,Дндык Корректор С.Шекмар

Заказ 5250/48 Тираж 714 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент™, г. Ужгород, ул. Гагарина, 101