Устройство для сравнения двух частот

 

Изобретение относится к импульсной технике и может найти применение, например, в системах регулирования скорости вращения электродвигателей. Цель изобретения - получение регулируемой зоны нечувствительности. В устройство, содержащее счетчики 1, 2 импульсов, триггер 5, элемент ИЛИ 9, введены перестраиваемые дешифраторы 3, 4, триггеры 6, 7, 8, элемент задержки 10, анализатор 11 состояния. Перестраиваемый дешифратор 3 (4) содержит блок 17 (18) переключателей и элемент И 19 (20). Счетчики 1, 2 подсчитывают импульсы сравниваемых частот. По достижении установленного числа на выходе дешифратора 3 (4) появляется сигнал, устанавливающий в "1" триггер 7 (8). При переполнении одного из счетчиков состояния триггеров 7, 8 переносятся в триггеры 5,6. Если триггеры 7,8 устанавливаются до переполнения одного из счетчиков 1, 2, анализатор 11 сигнализирует о равенстве частот. В противном случае индицируется неравенство частот. 1 з.п. ф-лы, 1 ил.

СОЮЗ COBETCHHX

СО).)ИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 «! 03 D 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИ4Е ГЕПЬСТВУ

1б

ГОСУДАРСТВЕННЫЙ КОМИТЕТ.

rlO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4347010/24-21 (22) 21 ° 12.87 (46) 07.09.89. Бюл. № 33 (71) Государственный научно-исследовательский институт по химмотологии (72) О ° М ° Науменко, В.M. Попов, Л.Н. Григорьев, Н.Л. Красинская и В.В. Козлов (53) 621 ° 374(088.8) (56) Авторское свидетельство СССР № 560314, кл. Н 03 D 13/00, 1975.

Патент США ¹ 3987365, кл. )i 03 D 13/00, 1976, (54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВУХ

ЧАСТОТ (57) Изобретение относится к импульсной технике и может найти применение, например, в системах регулирования скорости вращения электродвигателей.

Цель изобретения — получение регули„„SU„„1506510 А 1

2 руемой зоны нечувствительности. В устройство, содержащее счетчики 1,2 импульсов, триггер 5, элемент ИЛИ 9, введены перестраиваемые дешифраторы

3, 4, триггеры 6,7,8, элемент задержки 10, анализатор 11 состояния.

Перестраиваемый деыифратор 3 (4) содержит блок 17 (18) переключателей и элемент И 19 (20). Счетчики 1, 2 подсчитывают импульсы сравниваемых частот. По достижении установленного числа на выходе дешифратора 3 (4)

„ появляется сигнал, устанавливающий в "1" триггер 7(8). При переполнении одного из счетчиков состояния триггеров 7, 8 переносятся в триггеры

5, Ь. Если триггеры 7, 8 устанавливаются до переполнения одного из счетчиков 1, 2, анализатор 11 .сигнализирует о равенстве частот. В противном случае индицируется неравенство частот 1 з.п. ф-лы, 1 ил.

3 1506510

Изобретение относится к импульсной технике и может найти применение, например, в системах регулирования скорости вращения электродвигателей.

Цель изобретения — обеспечение возможности регулирования зоны нечувствительности.

На чертеже показана структурная схема устройства. 10

Устройство содержит первый 1 и второй 2 счетчики импульсов, первый

3 и второй 4 перестраиваемые дешифраторы, с первого по четвертый триггеры 5-8, элемент ИЛИ 9, элемент 10 15 задержки, анализатор 11 состояний, первую 12 и вторую 13 входные шины, первую 14, вторую 15 и третью 16 выходные шины.

Счетные входы первого 1 и второго 20 ,2 счетчиков соединены соответственно с первой 12 и второй 13 входными в шинами, а выходы переполнения соответственно с первым и вторым входами элемента ИЛИ 9, выход которого соединен с С-входами первого 5 и втоВ рого 6 триггеров и через элемент 10 с R-входами третьего 7 и четвертого

8 триггеров и входами сброса счетчиков 1 и 2, выходы разрядов каждого 30 из которых поразрядно соединены с входами перестраиваемых дешифраторов 3 и 4 соответственно, выходы которых соединены с R-входами соответственно третьего 7 и четвертого 8 триггеров, выходы которых соединены с D-входами соответственно первого

5 и второго 6 триггеров, выходы которых соединены соответственно с первым и вторым входами анализатора 11, 40 первый, второй и третий выходы которого соединены с соответствующими выходными шинами 14-16, 25

Каждый из перестраиваемых Лешиф- 45 раторов содержит блок 17 (18) переключателей и элемент И 19 (20), выход которого является выходом дешифратора. Блок 17 (18) обеспечивает подключение к входам элемента И 19 (20) с разрядов, кроме старшего счетчика 1 (2), для задания зоны нечувствительности. Выход старшего разряда счетчика 1 (2) подключен к соответствующему входу элемента И 19 (20) постоянно.

Анализатор 11 представляет собой логическую схему, выполняющую следующие операции:

F =Q-5 Q6

F,Q5 ° Q6

1 1в где F,, F, F, — логические уровни на выходных шинах 14-16; Q5, Q6 логические уровни на выходах триггеров 5 и 6.

Устройство работает следующим образом.

В исходном состоянии счетчики 1 и 2 находятся в состоянии "0". Импульсы сравниваемых частот fg u поступают с входных шин 12 и 13 на счетные входы счетчиков 1 и 2. Обозначим А и В значения кодов в счетчиках 1 и 2 соответственно, при которых на выходах дешифраторов 3 и 4 появляются единичные уровни, N — количество импульсов, после подсчета которого появляется единичный уровень на выходах переполнения счетчиков 1 или 2.

Если все разряды блоков 17 и 18 в дешифраторах 3 и 4 замкнуты, зона нечувствительности отсутствует.

Пусть, например, К н f . Тогда на выходе дешифратора 3 уровень "1" появится раньше, чем на выходе дешифратора 4 ° Триггер 7 установится этим перепадом в "1", Следующий после этого импульс переполнения с выхода счетчика 1, пройдя через.элемент ИЛИ 9, перепишет состояние триггеров 7 и 8 в триггеры 5 и 6 соот-, етственно, после чего, пройдя через лемент 10, сбросит в нулевое состояние счетчики 1 и 2 и триггер 7. В результате получится ч5 = 1, Q6 0 и единичный уровень появится на шине

15, что соответствует случаю f< > f>.

Аналогично работает устройство в случае в f„.

Пусть в блоках 17 и 18 часть контактов разомкнута. При этом на соответствующие sxopei элементов И 19 (20) постоянно подается логический уровень "1". Возможны следующие ситуации.

Если логические уровни "1" появятся на выходах дешифраторов 3 и 4 раньше, чем на выходе переполнения одного иэ.счетчиков 1 или 2, то к моменту появления сигнала переполнения третий 7 и четвертый 8 триггеры будут в состоянии "1". По сигналу переполнения уровень "1" перепишется в триггеры 5 и 6 и на выходной

10 6 лизатор состояний, первый и второй входы которого соединены с выходами формула изобретения ходом и входом старшего разряда перестраинаемого дешифратора, входами остальных разрядов которого являются замыкающие контакты разрядов блока переключателей, размыкающие контакты которых соединены с шиной логической единицы, а переключающие контакты соединены с соответствующими входами элемента И.

Составитель А. Смирнов

Техред М.Дидык Корректор М.Максимишинец

Редактор Н. Тупица

Заказ 5444/53

Тираж 884

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г.ужгород, ул. Гагарина,101

5 15065 шине 14 появится сигнал, свидетельствующий, "ro ГA = Г с точностью до зоны нечувствительности, определяемой разностями Н вЂ” А и М вЂ” В.

Если сигнал переполнения на ныхо5 де счетчика 1 появится раньше, чем уровень "1" на выходе дешифратора 4, то будет зафиксировано состояние

Ф

o f . Аналогично, если сигнал переполнения на выходе счетчика 2 появится раньше, чем уровень "1" на выходе перестраиваемого дешифратора 3, то будет зафиксирована ситуация

f< . В первом из этих случаев зона нечувствительности определяется блоком 18, во втором — блоком 17.

Таким образом, величина зоны нечувствительности в устройстве сравнения частот регулируется, причем незави- 20 симо для случаев f ä f g u f < f >.

1. Устройство для сраннения двух 25 частот, содержащее перный и второй счетчики импульсов, счетные входы которых соединены с первой и второй входными шинами соответственно, а нходы сброса объединены, первый триг- 30 гер и элемент ИЛИ, первый вход которого соединен с выходом переполнения первого счетчика импульсон, о т л ич а ю щ е е с я тем, что, с целью обеспечения возможности регулировки зоны нечувствительности, н него введены первый и второй перестраинаемые дешифраторы, второй, третий и четвертый триггеры, элемент задержки и анапервого и второго триггеров соответственно, а с первого по третий выходы соединены с первой, второй и третьей выходными ыинами соответственно, причем второй нход элемента ИЛИ соединен с выходом переполнения второго счетчика импульсов, а выход — с С-нхоу ами первого и второго триггеров И, через элемент задержки с R-входами третьего и четвертого триггеров, а -акже с входом сброса первого счетчика импульсов, при этом выходы первого и второго счетчиков. импульсов поразрядно соединены с входами соответственно первого и второго перестраинаемых дешифраторов, выходы которых соединены с входами соответственно третьего и четвертого триггеров, выходы которых соединены с D-входами соответственно первого и второго триггеров, 2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что перестраинлемый дешифратор содержит элемент

И и блок переключателей, причем выход и вход старшего разряда элемента И являются соответственно вы