Логический элемент

 

Изобретение относится к вычислительной технике и может быть использовано в БИС ОЗУ на КМДП-транзисторах при построении детекторов изменения адресных сигналов для выполнения операции ИЛИ-НЕ над сигналами от детекторов изменения отдельных адресов. Цель изобретения - повышения быстродействия и уменьшение потребляемой мощности. Логический элемент содержит группу транзисторов 1 N - типа, форсирующий 4 и нагрузочный 5 транзисторы P - типа, управляющий инвертор 7, группу транзисторов 9 N- типа, нагрузочный транзистор 10 P- типа, управляющий элемент И-НЕ 11. Введение группы транзисторов 9 N- типа, нагрузочного транзистора 10 и управляющего элемента И-НЕ 11 позволяет снять ограничение на крутизну форсирующего транзистора 4 и тем самым повысить быстродействие логического элемента при его переключении из состояния логического "0" в состояние логической "1". При переключении логического элемента в состояние логического "0" отсутствует сквозной ток через форсирующий транзистор 4 и группу транзисторов 1, что приводит к уменьшению потребляемой мощности. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1 (19) (ll) (so 4 Н 03 К 19/094

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМ .Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4331275/24-21 (22) 19. 11. 87 (46) 07.09.89. Бюл. У 33 (72) В.В.Баранов, В.И.Белоусов

Ю.М.Герасимов, Н.Г.Григорьев, А.Н.Кармаэинский, П.Б.Поплевин и С.А.Трошин (53) 621.374 (088.8) (56) Авторское свидетельство СССР

В 1436839, кл. Н 03 К 19/094, 13.01.87.

Патент США У 3911289, кл. H 03 К 19/08, 1975. (54) ЛОГИЧЕСКИЙ ЭЛЕИЕНТ (57) Изобретение относится к вычислительной технике и может быть использовано в БИС ОЗУ на КИДП-транзисторах при построении детекторов изменения адресных сигналов для выполнения операции ИЛИ-НЕ над сигналами от детекторов изменения отдельных адресов. Цель изобретения — повышение б

2 быстродействия и уменьшение потребляемой мощности. Логический элемент содермит группу транзисторов 1 и-типа, форсирующий 4 и нагрузочный 5 транзисторы р-типа, управляющий инвертор 7, группу транзисторов 9 итипа, нагрузочный транзистор 10 р-типа, управляющий элемент И-НЕ 11. Введение группы транзисторов 9 п-типа, нагрузочного транзистора 10 и управляющего элемента И-НЕ 11 позволяет снять ограничение на крутизну форсирующего транзистора 4 и тем самым повысить быстродействие логического элемента при его переключении из состояния логического "0" в состояние логической "1". При переключении логического элемента в состояние логического "0" отсутствует сквозной ток через форсирующий транзистор 4 и группу транзисторов 1, что приводит к уменьшению потребляемой мощности.

1 ил.

1506542

Изобретение относится к вычислительной технике и может быть использовано в БИС ОЗУ на КИДП-транзисторах при построении детекторов изменения адресных сигналов для выполнения операции ИЛИ-НЕ над сигналами от детекторов изменения отдельных адресов.

Цель изобретения — повышение быст- 10 родействия и уменьшение потребляемой мощности.

На чертеже дана схема логического элемента.

Схема содержит первую группу из 15 параллельно соединенных транзисторов и-типа 1, включенную между общей шиной 2 и.выходом 3 элемента, форсирующий 4 и первый нагрузочный 5 транзисторы р-типа, включенные между шиной б питания и выходом 3 элемента, управляющий инвертор 7, причем затворы входных транзисторов 1 являются входами 8 элемента, затвор первого нагруэочного транзистора 5 соединен с общей шиной 2, выход элемента 3 соединен с входом управляющего инвертора 7, а также вторую группу иэ параллельно соединенных транзисторов и-типа 9, второй нагрузочный транэис- 30 тор р-типа 10 и управляющий элемент

И-НЕ 11, причем вторая группа входных транзисторов 9 включена между общей шиной 2 и стоком второго нагрузочного транзистора 10, исток ко- 35 торого соединен с шиной 5 питания, а затвор — с общей шиной 2, первый вход 12 управляющего элемента И-НЕ 11 соединен с выходом управляющего инвертора 7, второй вход 13 — со сто- 40 ком второго нагрузочного транзистора

10, а выход — с затвором формирующего транзистора 4.

Принцип действия логического элемента заключается в следующем. 45

В статическом режиме на всех входах 8 поддерызвается напряжение логического "0". При этом все входные транзисторы 1 и 9 закрыты и благодаря открытым нагрузочным транзисторам 5 и 10 на выходе 3 и втором входе 13 управляюшего элемента 11 поддерживается напряжение логической

"1". Поскольку вход инвертора 7 подключен к выходу 3 элемента, то на выходе инвертора 7 и первом входе 12 элемента 11 поддерживается напряжение логического "О". Благодаря этому на выходе элемента 11 и затворе форс рующего транзистора 4 попдерживае гся напряжение логической "1" и транзистор 4 закрыт. тахим образом, в статическом режиме отсутствует протекание тока, следовательно, схема не потребляет мощность.

В активном режиме при переключении в состояние "0" хотя бы на один из входов 8 подается напряжение логической "1", и открываются соответствующие входные транзисторы 1 и 9. IIocKoJIbKv крутизна входных транзисторов выбирается значительно большей по сравнению с крутизной нагрузочных транзисторов, то на выходе 3 и втором входе 13 управляющего элемента 11 устанавливается напряжение логического "0", а на выходе управляющего инвертора 7 H первом входе 12 управляющего элемента 11 логической 1

В режиме обратного переключения, т.е. при переключении н "1", на всех входах 8 устанав..тивается напряжение логического 0 и все входные транзисторы 1 и 9 закрываются.

При этом на втором входе 13 управляющего элемента 11 появляется напряжение логическои " 1", в результате чего на выходе управляющего элемента 11 фопмируется напряжение логического "0". При эгом открывается форсирующий транзистор 4 и »а выходе 3 формируется напряжение логической "1". Это приводит к переключению управляющего инвертора 7 и формированию напряжения логического 0 на первом входе 12 управляющего элемента 11. В результате закрывается форсирующий транзистор 4. При этом напряжение логическои "1" на выходе поддерживается с помощью маломощного чагруэочного транзистора 5 °

Фор мул а изобретения

Логический элемент, содержащий первую группу из параллельно соединенных входных транзисторов п-типа, включенную между общей шиной и выходом элемента, форсирующий и первый нагрузочный транзисторы р-гила,включенные между шиной питания и в входом элFìåíтd уп1 авляlëïèé иннс ртор, затворы входных транзпс тороп явпяютс:я входами элемента, затвор i ..-р попо нагрузочного транзгс тора с.< е;пп.ен с

Составитель А. Цехановский

Редактор С.Патрушева Техред М.Моргентал Корректор О.Кравцова

Заказ 5446/55 . Тираж 884

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва,.Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.ужгород, ул. Гагарннл, 101

5 :5 общей шиной, выход элемента соединен с входом управляющего инвертора, о тл и ч а ю шийся тем, что, с целью повышения быстродействия и уменьшения потребляемой мощности элемента, в него введены вторая группа из параллельно соединенных входных транзисторов п-типа, второй нагрузочный транзистор р-типа и управляющий элемент И-НЕ, причем вторая группа вход06542

6 иых транзисторов включена между обшей шиной и стоком второго нагруэочного транзистора, исток котора го соединен с шиной питания, а эатво, с общей шиной, первый вход управляющего элемента И-HF. соединен с вь ходом управляющего инвертора, второй входсо стоком второго нагрузочного трлнзистора, а выход — с затвором форси рующего транзистора.