Устройство для передачи и приема данных

 

Изобретение относится к технике связи. Цель изобретения - увеличение пропускной способности устройства в полудуплексном режиме работы. Устройство содержит тактовый генератор 1, усилитель 2, фильтр 3 нижних частот, формирователь 4 прямоугольных импульсов, счетчики 5 и 28 числа принятых и переданных бит, дешифраторы 6 и 29 числа принятых и переданных бит, формирователи 7 и 27 коротких импульсов, блоки 8,13,14 и 26 задержки, счетчик 9 тактовых импульсов, дешифратор 10 длительности входных импульсов, триггер 11 значения бита, триггер 12 синхронизации, регистры 15 и 21 сдвига, буферный регистр 16, блок потребителя 17 информации, делители 18 и 22 частоты, блок 19 контроля связи, коммутаторы 20 и 24, мультиплексор 23, элемент И 25, Д-триггер 30 формирования импульса синхронизации, источник 31 информации и линию связи 32. Цель достигается за счет увеличения скорости передачи информации от источника 31 с помощью введенных делителя 18, блока 19 контроля связи и коммутаторов 20 и 24, обеспечивающих либо прекращение передачи данных, либо ее продолжение. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (5ц 4 Н 04 L 25/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMV СВИДЕТЕЛЬСТВУ

3»

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4288088/24-09 (22) 21.07.87 (46) 23.09.89. Бюл. - 35 (71) Коми филиал АН СССР (72) А.И.Сурнин (53) 681.325.5 (088.8) (56) Сурнин А.И., Савельев А.И. Расширение аппаратного и программного обеспечения микро-ЭВМ "Электроника60". Серия препринтов сообщений

"Автоматизация научных исследований". — Сыктывкар: Коми филиал

АН СССР, 1984, с.6-10, рис.3. (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА

ДАННЫХ (57) Изобретение относится к технике связи. Цель изобретения — увеличение пропускной способности устройства в полудуплексном режиме работы. Устр-во содержит тактовый генератор 1, усилитель 2, фильтр 3 нижних частот, формирователь 4 прямоугольных импуль„„SU„„1510105 А1

2 сов, счетчики 5 и 28 числа принятых и переданных бит, дешифраторы 6 и 29 числа принятых и переданных.бит, фор-. мирователи 7 и 27 коротких импульсов, блоки 8, 13, 14 и 26 задержки, счетчик 9 тактовых импульсов, дешифратор

10 длительности входных импульсов, триггер 11 значения бита, триггер 12 синхронизации, регистры 15 и 21 сдвига, буферный регистр 16, блок 17 потребителя информации, делители 18 и 22 частоты, блок 19 контроля связи, коммутаторы 20 и 24, мультиплексор

23, зл-т И 25, D-триггер 30 формирования импульса синхронизации, источник 31 информации и линию связи 32.

Цель достигается за счет увеличения скорости передачи информации от источника 31 с помощью введенных делителя 18, блока контроля связи 19 и коммутаторов 20 и 24, обеспечивающих либо прекращение передачи данных, либо ее продолжение. 2 ил.

3 151010

Изобретение относится к технике связи и может использоваться при построении полудуплексных приемопередатчиков цйфровой информации.

Цель изобретения — увеличение про10 частот, формирователь 4 прямоуголь- 15 ных импульсов, счетчик 5 числа приня20 сов, триггер 11 значения бита, триггер 12 синхронизации, второй 13 и третий 14 блоки задержки, первый регистр 15 сдвига, буферный регистр 16, 25 блок 17 потребителя информации, вто30

50 ника 31 информации записываются в па- 55 пускной способности в полудуплексном режиме работы.

На фиг.1 приведена структурная электрическая схема устройства; на фиг.2 — временные диаграммы, поясняющие его работу.

Устройство содержит тактовый генератор 1, усилитель 2, фильтр 3 нижних тых бит, дешифратор 6 числа принятых бит, первый формирователь 7 коротких импульсов, первый блок 8 задержки, счетчик 9 тактовых импульсов, дешифратор 10 длительности входных импульрой делитель 18 частоты, блок 19 контроля связи, первый коммутатор 20, второй регистр 21 сдвига, первый делитель 22 частоты, мультиплексор 23, второй коммутатор 24, элемент И 25, четвертый блок 26 задержки, второй формирователь 27 коротких импульсов, счетчик 28 числа переданных бит, дешифратор 29 числа переданных бит, D-триггер 30 формирования импульса синхронизации, источник 31 информации, линию 32 связи.

Устройство работает следующим образом.

Делитель 22 частоты делит входную частоту тактового генератора 1 и формирует три последовательности импульсов. различной длительности, поступакицие на входы мультиплексора 23. Выбор последовательности импульсов и их длительность на выходе мультиплексора 23 зависит от значения сигналов на его управляющих входах. С помощью формирователя 27 коротких импульсов по заднему фронту каждого импульса происходит сброс счетчиков делителя

22 частоты для получения импульсов

"".о скважностью 1/2. Данные от источраллельном коде в регистр 21. Строб сопровождения данных устанавливает в "0" счетчик 28 бит. Очередным задним фронтом импульса с выхода муль35

40 типлексора 23 D-триггер 30 устанавливается в состояние, разрешающее через элемент И 25 выполнение сдвига в регистре 21 и счет числа переданных бит счетчиком 28. Кроме того, на управляющем входе мультиплексора 23 устанавливается значение сигнала, обеспечивающее формирование импульсов длительностью Т и Т в зависимости от значения сигнала на выходе регистра 21. После передачи всех бит данных в счетчике 28 устанавливается код, равный числу передаваемых бит, и на выходе дешифратора 29 появляется сигнал готовности к передаче очередного поля данных, поступающий к источнику 31 информации. Этим сигналом D-триггер 30 устанавливается в состояние, обеспечивающее формирование мультиплексором 23 импульсов синхронизации длительностью Т

С выхода мультиплексора 23 через коммутатор 24 импульсы поступают в линию 32 связи и на вход усилителя

2. Усиленный аналоговый сигнал посту,пает через фильтр 3 нижних частот, необходимый для защиты от высокочастотных помех, на формирователь

4 прямоугольных .импульсов. Определение длительности принятых импульсов осуществляется счетчиком 9 и дешифратором 10. При поступлении импульса синхронизации на первом и втором выходах дешифратора 10, соответствующих 0,75T и 0,75Т при T) .Т :T =

=1:2:4, появляются импульсы, устанавливающие триггеры 11 и 12 в состояние "1". Сброс триггеров 11 и 12 происходит в моменты времени, когда наступает пауза между импульсами. Но заднему фронту импульса синхронизации с выхода блока 14 задержки происходит переход триггера делителя 18 частоты в инверсное состояние и разрыв цепи коммутаторами 20 и 24, т.е. прекращение передачи данных. Одновременно выдается разрешение на счет счетчику 5 принятых бит и счетчику блока 19 контроля связи.

При поступлении сигнала от кор" респондента с линии 32 связи осуществляется определение длительности поступающих импульсов счетчиком 9, дешифратором 10, триггерами 11 и 12 и последовательная запись значения принятых бит в регистр 15 по заднему фронту импульсов. После того, как код в счетчике 5 числа принятых бит

15101 будет равен чМслу бит в принимаемом поле информации, сигнал на выходе дешифратора 6 изменит свое значение, что приведет к формированию коротко5 го прямоугольного импульса строба сопровождения данных первым формирователем 7 коротких импульсов. Импульс, задержанный блоком 8 задержки, посту- пает на управляющий вход буферного 1О регистра 16 и производит запись данных параллельным кодом из регистра

15 в буферный регистр 16. Задержка в блоке 8 необходима для завершения операций сдвига в регистре 15, одновременно строб с выхода блока 8 поступает в блок 17 потребителя информации, сообщая о том, что в буферный регистр 16 занесены новые данные.

Далее прием ведется до постугьйе- 20 ния импульса синхронизации от корреспондента с линии 32 связи, По этому импульсу происходит очередное изменение состояния триггера делителя 18 частоты, приводящее к запрещению сче- 25 та числа принятых бит счетчиком 5, установке в "0" счетчика 5 и блока 19 и к замыканию цепей в коммутаторах

20 и 24, т.е. к продолжению передачи данных. 30

При отсутствии сигналов от корреспондента при начальном вхождении в связь или при сбоях в линии связи сигнал с выхода блока 19 контроля с задержкой относительно начала момента приема большей, чем необходимое время передачи поля информации, принудительно устанавливает триггер делителя 18 частоты в состояние, обеспечивающее продолжение передачи. При 4п этом происходит установка в "О" счетчика блока 19 и прекращение принудительной установки. Время задержки блока 19 должно быть не меньше времени приема наибольшего по времени поля 45 данных.

Использование в блоке 19 контроля связи счетчика вместо реле времени с фиксированной задержкой позволяет менять задержку принудительной уста- 5р новки блоком 19 одновременно с перестройкой частоты тактового генератора.

На фиг.2 показана форма сигналов

В линии связи при передаче информации 55 байт за байтом, Отмеченные штриховкой импульсы относятся к первому устройству для передачи данных, а неотмеченные импульсы — к второму. На

05 ф фиг ° 2а показана форма сигналов при отсуствии информации у обоих источ-. ников, на фиг.2б — при обмене информацией байт за байтом, на фнг.2в— при передаче информации только от второго источника и отсутствии ее у первого источника. В первом случае устройства передают только импульсы синхронизации с длительностью Т, во втором каждая группа информационных импульсов с длительностью Т, и Т завершается импульсом синхронизации Т, после чего линия связи предоставляется другому источнику информации для передачи своего поля информации.

Если поля небольшие (не более одного байта), то переключение с приема на передачу и наоборот будет происходить очень часто, обеспечивая для источников режим, близкий к дуплексному. В третьем случае первое устройство передает только импульсы синхронизации, сигнализирующие второму устройству, что линия связи свободна. В этом случае скорость передачи информации от первого источника увеличится и может стать равной 0,8 от средней скорости передачи в известном устройстве.

Формула изобгетения

Устройство для передачи и приема данных, содержащее последовательно соединенные усилитель, фильтр нижних частот, формирователь прямоугольных импуЛьсов, счетчик числа принятых бит, дешифратор числа принятых бит, первый формирователь коротких импульсов и первый блок задержки, последовательно соединенные тактовый генератор, счетчик тактовых импульсов и дешифратор длительности входных импульсов, последовательно соединенные триггер значения бита и второй блок задержки, последовательно соединенные триггер синхронизации и третий блок задержки, последовательно соединенные первый регистр сдвига, буферный регистр и блок потребителя информации, последовательно соединенные источник информации и второй регистр сдвига, последовательно соединенные элемент И, счетчик числа переданных бит, дешифратор числа переданных бит, Э-триггер формирования.импульса синхронизации и четвертый блок задержки, последова 1510105 i 1 г тя Tg T) т т

Составитель И.Котиков

Техред Л.Олийнык Корректор Т.Палий

Редактор Е.Папп

Заказ 5830/57 Тираж 626 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101 тельно соединенные второй формирователь коротких импульсов, первый делитель частоты и мультиплексор, выход которого подключен к входу второго формирователя коротких импульсов, вход усилителя подключен к линии связи, выход формирователя прямоугольных импульсов соединен с установочным входом счетчика тактовых импульсов, с тактовым входом первого регистра сдвига и с первыми входами триггера значения бита и триггера синхронизации, первый и второй выходы дешифратора длительности входных импульсов подключены соответственно к второму входу. триггера значения бита и к вто" рому входу триггера синхронизации, выход второго блока задержки соединен с информационным входом первого регистра сдвига, выход первого блока задержки подключен к вторым входам буферного регистра и блока потребителя информации, выход строба сопровождения данных соединен с установочными входами второго регистра сдвига и счетчика числа переданных.бит, выход элемента И подключен к тактовому входу второго регистра сдвига, выход . которого соединен с первым управляющим входом мультиплексора, выход четвертого блока задержки подключен к первому входу элемента И и к второму. управляющему входу мультиплексора, выход которого соединен с вторым входом элемента И и с тактовым входом

D-триггера формирования импульса син5 хронизации информационный вход котоЭ рого заземлен, а выход дешифратора числа переданных бит подключен к входу источника информации, о т л и ч аю щ е е с я тем, что, с целью увеличения пропускной способности в полу- дуплексном режиме работы, введены первый и второй коммутаторы, блок контроля связи и второй. делитель частоты, причем выход тактового генератора подключен к счетному входу первого делителя частоты через первый коммутатор, выход мультиплексора соединен с линией связи через второй коммутатор, выход второго делителя

29 частоты подключен к управляющим вхо. дам первого и второго коммутаторов

i 7 и к установочным входам счетчика числа принятых бит и блока контроля связи, выход которого соединен с установочным входом второго делителя частоты, выход третьего блока задержки подключен к тактовому входу второго делителя частоты, а выход тактового генератора соединен с регулирующим входом блока

30 контроля связи, выполненного в виде счетчика, счетный вход которого является регулирующим, а установочный вход — управляющим.