Измеритель частоты

 

Изобретение относится к измерительной технике и может быть использовано в измерителях частоты и фазы гармонических сигналов в широком диапазоне частот. Цель изобретения - расширение функциональных возможностей достигается за счет введения в известный измеритель частоты дополнительных средств, позволяющих оценивать частоту и фазу сигнала при априорно неизвестной амплитуде за время меньшее периода входного сигнала. Устройство содержит линии задержки 1, 6, 8, 10, 12, 21, сумматоры 3, 7, 9, 14, 17, перемножитель 2, блоки деления 4, 13, блок возведения в квадрат 5, блоки нелинейного преобразования 11, 16, 19, импульсные фазовые детекторы 18, 23, дешифратор 20, одновибратор 22. Введенная совокупность блоков 12...23 позволяет осуществить измерение фазы сигнала в любой требуемый момент времени. 1 ил.

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

С И К l 9 ./Îi, 25/00, 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

° Ъ

° Ю

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (61) 1402954 (21) 4345392/24-21 (22) 15.12.87 (46) 30.09.89. Бюл. И- 36 (71) Уральский политехнический институт им. С.И.Кирова (72) В,И.Лузин, А.А.Дурнаков, В.А.Добряк, В.Д.Нехорошев и Н.Д.Никитин (53) 621.317(088.8) (56) Авторское свидетельство СССР

В 1402954, кл. С 01 R 19/02, 1986. (54) ИЗИЕРИТЕЛЬ ЧАСТОТЫ (57) Изобретение относится к измерительной технике и может быть использовано в измерителях частоты и фазы гармонических сигналов в широком диSU» 15116 A2

2 апазоне частот, Цель изобретения расширение функциональных возможнос-тей достигается за счет введения г. известный измеритель частоты дополнительных средств„ позволяющих оценивать частоту и фазу сигнала при априорно неизвестной амплитуде за время меньшее периода входного сигнала. Устройство содержит линии задержки 1, б, 8, 10, 1",,:!, : умматоры 3, ?, 9, 14, 17, перем:-;ожитель 2, блоки деления 4, 13, блок возведения в квадрат

5, блоки нелш-ейного преобразования

11, 16, 19, и .-.ульсные фазовые детектс. ы 18, 23, дешифратор 20, одновибLGTop 22, B=-enaíHàa совокупность блоков 12-23 позволяет осуществить измерение фазы сигнала в тобой требуемый момент времени. 1 ил.

3 151169

Изобретение относится к злектроизмерительной технике, предназначено для измерения частоты и фазы гармонических сигналов в широком диапазоне частот за время, меньшее периода колебаний.

Целью изобретения является расширение функциональных возможностей измерителя, заключающееся в одновремен- 10 .ном измерении частоты и фазы входного сигнала с априорно неизвестной амплитудой в любой требуемый момент времени о

На чертеже представлена функцио- 15 нальная схема измерителя частоты.

Измеритель частоты содержит первую линию задержки 1, перемножитель 2, первый сумматор 3, первый блок деления

4, блок возведения в квадрат 5, вторую линию задержки 6, второй сумматор 7, третью линию задержки 8, третий сумматор 9, четвертую .линию задержки 10, первый блок нелинейного преобразования 11 пятую линию задержки 12, второй блок деления 13, четвертый сумматор 14, третий блок деления 15, второй блок нелинейного преобразования 16, пятый сумматор

17, первый импульсный фазовый детек30 тор 18, третий блок нелинейного преобразования 19, дешифратор 20, шестую линию задержки 21 одновибратор

22, второй импульсный фазовый детектор 23. 35

В измерителе частоты последовательно соединены первая линия задержки 1, перемножитель 2, первый сумматор 3 и первый блок деления 4, к вы- 40 ходу первой линии задержки 1 подключены блок возведения в квадрат 5 и ,вторая линия задержки 6, а вход первой линии задержки 1 н первый вход второго сумматора 7 соединены с первым входом измерителя, при этом второй вход второго сумматора 7 подключен к выходу второй линии задержки.

6, а выход второго сумматора 7 соединен со вторым входом перемножителя

2, между выходом перемножителя 2 и вторым входом первого сумматора 3 включена третья линия задержки 8, между выходом блока возведения в квадрат 5 и вторым входом первого блока деления 4 включен третий сумматор 9, второй вход которого подключен через четвертую линию задержки

10 к выходу блока возведения в квадФ 4 рат 5, а к выходу первого блока деления 4 подключен первый блок нелинейного преобразования 11, к выходу второй линии задержки б подключены последовательно соединенные пятая линия задержки 12, второй блок деления

13 второй вход которого соединен с выходом второй линии задержки 6, четвертый сумматор 14, второй вход которого соединен с выходом первого блока деления 4, второй вход третьего блока деления 15 через второй блок нелинейного преобразования 19 соединен с выходом первого блока деления 4, третий блок нелинейного преобразования 16, пятый сумматор

17, второй вход которого через дешифратор 20 подключен к выходу пятой линии задержки 12, и первый импульсный фазовый детектор 18, выход которого соединен со вторым выходом измерителя, последовательно соединены, при этом второй вход дешифратора 20 соединен с выходом третьего блока деления 15, а между вторым входом измерителя и вторым входом первого импульсного фазового детектора 18 включены последовательно соединенные шестая линия задержки 21 и одновибратор

22, кроме того, между выходом первого блока нелинейного преобразования !

1 и первым выходом измерителя включен второй импульсный фазовый детектор 23, второй вход которого соединен с выходом одновибратора 22, Измеритель частоты работает следующим образом.

На первый вход. измерителя поступает сигнал

v, (c) =v cofv) (v-v,)+()), где U — амплитуда сигнала;

Qt,+ Π— фаза входного сигнала в момент времени и

Время задержки сигнала в линиях задержки (, () л

В момент времени t-"3(+t напряжение на выходе пятой линии задержки 12 U>(t) U со88, а напряжение на выходе второй линии задержки 6

U (t) U соэ(и ()+9).

U) (t) 11 соз Я(1со89-Б 8111M(81116=

=U соаЯ,б U 81114j(. 81п8е л ° л

Полагая, что во всем диапазоне измеряемьж частатЯ(i a (зто следует из

1Ъ11б95 6 ти дешифратора может быть представлена в следующем виде:

Выход дешифратора

Пв»,>0

"в <(UIIHHxxo

0„„7 вь(х

Пвх ) 0

vexed(д

vexed) 0

Пв„,с 0

При йЗь +t соэЯ ъ-Uy/Ug 10

9 arctg

Uex l (0

Пвх() 0

Для определения квадрата угла хх следует использовать знаки напряжения

U и вычисленного значения tg e. Вели15

5 л чина — 2 сова(формируется на выходе

1 первого блока деления 4 к моменту времени t ЪЗ(,в+Со. Поэтому, начиная только с этого момента, может производиться оценка фазы входного сигнала.

При t 3(y+t по алгоритму может быть вычислена величина фазы входного сигнала, соответствующая времени подачи импульса to на второй вход измерителя, Алгоритм оценки частоты и фазы входного сигнала реализуется с помощью предлагаемого устройства. В этом устройстве задержки сигнала в каждой иэ линий задержки составляет о . Дешифратор позволяет определить, в каком квадранте находится текущее значение фазы сигнала. Таблица истиннос11((t)=a,(t) -2 соэи(. UI(t- -К )„U,(t-Kc, )+и,(t-2 -ki )

+v,{t- -к. )

)(-о созе -0з/Ug и (е)

Ую (5

Второй блок нелинейного преобразо4S вания 16 вычисляет главное значение

arctg(...). На выходе второго блока нелинейного преобразования 1б

cosQ< -U q /Vq

UIz(t) =arctg

+ для формирования на втором выходе измерителя напряжения, пропорционального фазе входного сигнала в момент

5 времени t, импульс, поступивший на второй вход измерителя, задерживается шестой линией задержки 21 на время, равное 3(, н поступает на вход одновибратора 2". Одновибратор форU, ()-+ требования однозначности измерения частоты входного сигнала ц ), можно л л записать sin@I, + 1-сое Я(-. Тогда

U 8188

+((-888 882

На выходе второго блока деления 13

U U сов(а(t-2.ъ-е )+9)

1({t) .х

Э

Х, °

Ug U costa(t-Зь -t )+ )

На выходе четвертого сумматора-инвертора 14 () соэ()(. +U (t)g созц(,— и. Пв

Щ ) На выходе второго блока нелинейного преобразования 19

Напряжение на выходе первого блока нелинейного преобразования 11 (4(На выходе третьего блока деления 15

Вход I де- Вход 2 дешифратора шифратора

Напряжение на выходе перемножителя

2 имеет вид и (8) U,(8-8 )(U,(8)+U, (8-22 )) .

На выходе блока возведения в квадрат 5 и,(е)=и, {t- ).

На выходе первого сумматора 3

I и (.)= ", п (.-". -к". ) v,(-к" )+ с

+U (t-2. -к )J.

На выходе третьего сумматора 9 (U,(t)= Q v,(t- -к. ) .

На выходе первого блока деления 4:

U (t) - =8 при t 3ь +

На выходе второго импульсного фазового детектора 23

II

Т ( ощм 2ц формула изобретения

Измеритель частоты по авт, св, Ф 14Î2954, отличающийся

Составитель В,Новоселов

Редактор А,Долинич Техред N,têäûê Корректор Т.Малец

Заказ 5899/49 Тираж 714 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент ", г.ужгород, ул. Гагарина,101

l5l мирует импульс стандартной амплитуды и длительности, необходим для нормальной работы первого и второго импульсных фазовых детекторов 18 и

23. Напряжение иа выходе первого и второго импульсных фазовых детекторов 18 и 23 пропорционально произведению напряжений, поступающих на эти детекторы по основному и синхронизирующему входам. Напряжение на выходе первого импульсного фазового детектора 18

U. (t) Q, при t 3 +t °

Таким образом напряжение на выходе второго импульсного фазового детектора 23 пропорционально частоте входного сигнала в момент времени t a 9 напряжение на выходе первого импульсного фазового детектора 18 пропорционально фазе входного сигнала в этот же момент времени, Исходя из требований однозначности измерения частоты

Q « + <, где03„„- максимальная частота диапазона входных сигналов. Выбирая ь и /6Я,„можно получить время измерения

1695 8 тем, что, с целью расширения функциональных возможностей, в него введены последовательно соединенные пятая линия задержки, второй блок деления, четвертый сумматор, третий блок деления, второй блок нелин:ейного преобразования, пятый сумматор и первый импульсный фазовый детектор, последовательно соединенные шестая линия задержки, одновибратор и второй импульсный фазовый детектор, а также третий блок нелинейного преобразования и дешифратор, выход которого соединен с вторым входом пятого сумматора, а первый и второй входы соединены соответственно с выходами пятой линии задержки и третьего блока деления, второй вход второго блока деления соеди20 нен с входом пятой и выходом второй линий задержек, выход третьего блока нелинейного преобразования соединен с входом пятой и выходом второй линий задержек, выход третьего блока нели25 нейного преобразования соединен с вторым входом третьего блока деления, а вход соединен с вторым входом четвертого сумматора-инвертора и выходом первого блока деления,,второй вход первого импульсного фазового детектора соединен с выходом одиовибратора, вход шестой линии задержки соединен с вторым входом измерителя, выходы первого и второго фазовых детекторов соединены с первым и вторым выходами измерителя, второй вход первого фазового детектора соединен с выходом первого блока нелинейного преобразования °