Устройство фазирования

 

Изобретение относится к области радиотехники и может быть использовано для построения фазоуправляемых комплексов, генерирующих радиосигналы в широком диапазоне частот. Цель изобретения - повышение точности. В устройство для достижения цели введены тракт 3 преобразования частоты, дополнительный тракт 4 преобразования частоты, синтезатор 5 частот, регистр 9 памяти, вычитатель 10 и дешифратор 11. В устройстве работа на фиксированной промежуточной частоте дает возможность не только значительно расширить частотный диапазон по высоким частотам, но и уменьшить воздействие нелинейных искажений и помех. Работа всех управляемых источников I<SB POS="POST">1</SB>-I<SB POS="POST">N</SB> от одной и той же фиксированной частоты эталонного генератора значительно уменьшает частотную нестабильность системы, а калибровка в каждом рабочем цикле позволяет исключить влияние нестабильностей трактов. 1 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„,З0„„151

2 А1 (51) 4 П 03 1. 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К А ВТОРСХОМУ СВИДЕТЕЛЬСТВУ (21) 4298423/24-09 (22) 31.08.87 (46) 30.10.89. Бюл.й 40 (72) Г.Н.Билянская, В.П.Мокшанцев и А,С.Федоров (53) 621.396.666(088.8) (56) Патент С111А 1» 3967279, кл. 341—

117, 1976. (54) УСТРОЙСТВО ФАЗИРОВАНИЯ (57) Изобретение относится к области радиотехники и может быть использовано для построения фазоуправляемых комллексов, генерирующих радиосигналы в широком диапазоне частот. Цель изобретения — повышение точности. В устройство для достижения цели введены тракт 3 преобразования частоты, 2 дополнительный тракт 4 преобразования частоты, синтезатор 5 частот, регистр

9 памяти, вычитатель 10 и дешифратор

11. В устройстве работа на фиксированной промежуточной частоте дает возможность не только значительно расширить частотный диапазон по высоким частотам, но и уменьшить воздействие нелинейных искажений и помех. Работа всех управляемых источников 1 -1„ от одной и той же фиксированной частоты эталонного r-ра значительно уменьшает частотную нестабильность системы, а калибровка в каждом рабочем цикле позволяет исключить влияние нестабильностей трактов. 1 э.п. ф-лы, 3 ил.

l5lHH82

Изобретение относится к радиотеx нике, а именно к системам фаэирования передающих и антенных устройств, и может быть использовано для п<>стр< ения фазоуправляемь<к комп»ексов, генерирующих радиосигналы в широком диапазоне частот.

Цель изобретения — повышение точ10

40 ности.

На фиг.l представлена структурная электрическая схема устройства фаэирования; на фиг.2 — структурная электрическая схема управляемого источника сигнала; на фиг.3 — структурная элек- 15 трическая схема одного иэ примеров выполнения фазовращателя управляемого источника сигнала, Устройство q>àçèðuBàíèÿ содержит управляемые источники l ...1,, сигна- 20 ла, мультиплексор 2, тракт 3 преобразования частоты, дополнительный тракт

4 преобразования частоты, синтезатор

5 частот, эталонный генератор 6, фазовый компаратор 7, первый и втс>рой 25 регистры 8 и 9 памяти, вычитатель 10, дешифратор 11, синхронизатор 12, блок 13 памяти и вычислитель 14 фазовых поправок.

Управляемь>и источник 1 сигнала 30 содержит дополнительный регистр 15 памяти, дополнительный дешифратор 16, фазовращатель 17, выходной тракт

18 преобразования частот и дополнительный синтезатор 19 частоты.

Фаэовращатель содержит цифровой синтезатор 20, сумматор 21 кодов, делитель частоты с переменным коэффициентами деления (ДПКД) 22, формирователь 23 строба, коммутатор 24 и фильтр 25.

Устройство фаэирования работает следующим образом.

Перед началом работы на вход 13 памяти с пульта управления (не пока- 45 зан) подается команда на выбор области памяти, обслуживающей один из поддиапазонов рабочих частот, в котором будут работать управляемые источники

l» . Поспе пуска пеРвый синхрокод с выхода синхронизатора 12 дешифрирует— ся и записывается в регистр памяти муль— типлексора 2, в результате чего опорный сигнал с выхода дополнительного тракта 4 поступает на дополнительный вход мультиплексора 2 и с его выхода на вход TpaKTr 3.0порный сигнал cJlужит базой, от которой ведутся все u r< «<ты фазы. С ним синфаэен сигнал проме.— жутс>«ной частоты &<>„<><> на н»>ходе опорНого сигнала промежуточной частоты синтезатора 5. Пройдя через тракт 3, с>порный сигнал в виде сигнала промежуточной частоты Гяч поступает на вход фазового компаратс>ра 7, На выходе фазового компаратора 7 формируется цифровой код угла сдвига фазы 4<> > выходного сигнала тракта 3 относительно опорного. Этот код поступает на входы регистров 8 и 9 памяти. Затеи с выхода синхронизатора 12 поступает второй синхрокод, дешифрируемь» дешифратором 11, по выходному сигналу которого код, соответствующий разности фаэ д с о, записывается в первый регистр 8 памяти. Таким образом, производится калибровка сдвига фаз lIu тракту 3.

Третий синхрокод синхронизатора 12 включает его первый канал и одновременно поступает в блок 13 памяти, где осуществляет подачу кода заданной разности фаэ между сигналами первого управляемого источника 1 и опорного сигнала, Аналогично процессу калибровки выходной сигнал первого управляемого источника 1 поступает с выхода мультиплексора 2 на вход тракта 3. С его выхода сигнал промежуточной частоты с перенесенной на него фазой ВЧ-сигнала управляемого источника 1 поступает на вход фазового компаратора 7, на второй вход которого как и при калибровке, подается сигнал той же промежуточной частоты. На выкоде фазового компаратора 7 формирует ся цифр<>вой код угла сдвига фаз Ь /, между сигналами первого управляемого источника I и эталонным, причем в него входит измеренный в ходе калибровки набег фазы. Этот код поступает на входы регистров 8 и 9 памяти.

Четвертый синхрокод дешифрируется дешифратором 11, по выходному сигналу которого код д Ч> заносится в второй регистр 9 памяти, после чего на входаx вь>читателя 10 имеют место кодьl д с и д с(,<> . Их разность с выхода вычитателя 10 определяет сдвиг фаэ д< < >Зм между опорным сигналом и

r-5 сигналом первого управляемого источника. Код этой разности поступает на один один из входов вычислителя 14 фазовых поправок, второй вход которого подключен к выходу блока 13 памяти. Под воздействием ранее введенной в блок

13 памяти команды на выбор поддиапа5 1 >13ЯЯ зона рлбoчих часто 1 (с I! у>! > т > у<>рл»ле— ния) и третье г» синхрок<>да нл в>,>ходе блока 13 памяти к этому момс нту уже сфор "А миронан код заданной раз нс ст>«1>л"з ь >

В вычислителе 14 флз»вой»с>правки и» заданной и измеренной рлзн»стнм фаз определнетсн код флзовой поправки для первого управлнемого источника 1<— л 9> Кс>д фаз ов»й п<>дранки с выхода

П<>пР вычислителн 14 подаетсн нл входы д»полнительных регистров 15 памяти управляе a>x источников.

Пятый синхрокод, поступающий с синхронизатора, дешифрируясь в дополнительном дешифраторе 1<> первого управляемого источника 1>, подает команду на занесение кода фазовой поправки в дополнительный регистр 15 первого управляемого источника 1 . 2p

Выходы дополнительного регистра 15 соединены с управляющими входами флзовращателя 17. По своему внутреннему сигналу фазовращатель 17 считывает код поправки с дополнительного 25 регистра 15 и изменнет фазу выходного сигнала первого управляемого источника на величину этой поправки. Установленное таким образом значение фазы сигнала затем сс;храняется до прихода следующей команды на считывание поправки из дополнительного регистра 15, причем следующее считанное значение поправки добавляется (вь>читается) к этому сохраненному

35 значению фазы.

1. Устройство фазирования, содержащее Н управляемых источников сигнала, мультиплексор, входы которого подключены к выходам управляемых источников сигналов, первый регистр памяти, фазовый компаратор, выход которого подключен к входу первого регистра памяти, блок памяти, вычислитель фазовых поправок, первый вход которого подключен к выходу блока памяти, выходы — к входам управления управля емых источников сигнала, а также синхронизатор, выход которого подключен к управляющему входу мультиплексора, и эталоннь>й генератор, о т л ич л ю щ е е с я тем, что, с целью повышения точности, в него введены тракт преобразования частоты, включенный между выходом мультиплексора и одним из входов фазового компаратора, синтезатор частот, вход которого подключен к выходу эталонного генератора, дополнительный тракт преобразования частоты, включенный между выходом опорного сигнала промежуточной частоты синтезатора частоты, который подкл><>чен также к другому входу фазового компаратора, и дополнительным входом мультиплексора, вычитатель, один вход которого подключен к выходу первого регистра памяти, выход — к второму входу вы40

По шестому синхрокоду, аналогично действию третьего синхрокода, при помощи мультиплексора 2 включается второй канал, и все процессы, указанные после третьего синхрокода, повторяются длн фазирования второго управляемого источника 1 в той же последовательности, что и первого. 45

На выходе блока 13 памяти устанавливается код заданной разности фаз между опорным сигналом и сигналом управляемого источника сигнала 1„; по седьмому и восьмому синхрокодам, аналогич- 5О но действиям по четвертому и пятому синхрокодам, вносится поправка в фазу второго управляемого источника сигнала lz и далее все процедуры повторяются последовательно для всех управляемьх источников. После введения поправки в фазу N-го управляемого источника 1„ внутри блока синхронизации формируется сигнал "Конец цикз 6 лл", и работа гис темь> пс вторнется с пс.рн«о синхрок< дл.

Таким обрлзс>м,рлботл на фиксированн»Й> пр»межут»чнс>й частоте дает возможность не только значительно расширить члстс>тный диапазон по высоким члст»тлм, но и уменьшить воздействие нелинейных искажений и помех, работа всех управляемых источников от одной и той же фиксированн<>й частоты эталонного генератора значительно уменьшает частотную нестабильность системы, л калибровка в каждом рабочем цикле позволяет исключить влияние нестабильностей трактов. Кроме того, обеспечивается настройка за один рабочий цикл, что значительно увеличивает быстродействие. При этом реализуется программное управление разностью фаз, что создает воэможность гибкого автоматического управления распределением фаз между управляемыми источниками сигнала.

Формула и э о б р е т е н и я

1518882

От

Фиг. 2

Составитель Л.Закс

Техред A.Êðàâ÷óK

Редактор И.Касарда

Корректор С.Черни

Заказ 6610/56

Тираж 884

Подписное

ВНИИПН Государственного комитета по изобретениям и открытиям прн ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.ужгород, ул. Гагарина,101 числителя фазовых поправок, второй регистр памяти, включенный между выходом фазового компаратора и другим входом вычитателя, а также дешифратор, вход которого подключен к выходу синхронизатора, вход которого подключен к выходу эталонного генератора, при этом гетеродинные входы трактов преобразования частоты подключены к l0 соответствующим дополнительным выходам синтезатора частот, выходы дешифратора подключены к управляющим входам первого и второго регистров памяти соответственно, а адресный вход блока 15 памяти подключен к выходу синхронизатора.

2. Устройство по п.l, о т л и ч аю щ е е с я тем, чтб управляемый источник сигнала выполнен в виде выходного тракта преобразования частоты, дополнительного синтезатора частоты, фазовращателя, включенного между выходом сигнала промежуточной частоты дополнительного синтезатора частоты и входом выходного тракта преобразования частоты, а также дополнительного регистра памяти, выход которого подключен к управляющему входу фазовращателя, и дополнительного дешифратора, выход которого подключен к управпяющему входу дополнительного регистра памяти, при этом вход дополнительного синтезатора частоты подключен к выходу эталонного генератора, вход дополнительного регистра памяти является входом управления, а вход дополнительного дешифратора, являющийся входом синхронизации управляемого источника сигнала, подключенного к выходу синхронизатора.