Устройство для автоматического контроля сопротивления изоляции

 

Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля сопротивления изоляции блоков, кабелей и жгутов. Цель изобретения - повышение достоверности результатов контроля за счет индикации работоспособности основных блоков устройства в процессе его работы. В устройство, содержащее генератор 1 импульсов, измеритель 2 напряжения, блок 5 переключений, элемент 6 разряда и коммутатор 7, введены формирователь (Ф) 3 сетки частот, Ф 4 временных сигналов, Ф 8 сигнатур, блок 9 индикации, информационная шина 10 и блок 11 сенсоров. Введение новых элементов позволяет организовать трехуровневую индикацию неисправностей, благодаря чему индицируется не только состояние цепей объекта контроля (годен - не годен), но и работоспособность самого устройства. Отказы цепей объекта контроля индицируются по группам с указанием первой дефектной цепи, благодаря чему время локализации первого дефекта сокращено до 2 - 3 с. После устранения всех отказов свечение всех индикаторов отсутствует. 9 ил.

Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля сопротивления изоляции блоков, кабелей и жгутов. Цель изобретения повышение достоверности результатов контроля за счет индикации работоспособности основных блоков в процессе работы устройства. На фиг.1 приведена схема устройства; на фиг.2 временные диаграммы, поясняющее его работу; на фиг. 3 схема формирования сигнатур; на фиг.4 схема формирователя временных сигналов; на фиг.5 схема блока индикации; на фиг.6 схема блока памяти; на фиг.7 временные диаграммы, поясняющие работу блока памяти; на фиг.8 схема блока фиксации; на фиг.9 схема измерителя напряжения. Устройство (фиг. 1) содержит генератор 1 импульсов, измеритель 2 напряжения, формирователь 3 сетки частот, формирователь 4 временных сигналов, блок 5 переключений, элемент 6 разряда, коммутатор 7, выполненный на герконах, формирователь 8 сигнатур, блок 9 индикации, управляющую шину 10, блок 11 сенсоров. Выход генератора 1 импульсов через последовательно соединенные формирователь 3 сетки частот, формирователь 4 временных сигналов, блок 5 переключений соединен с управляющим входом коммутатора 7, первый выход которого подключен к входу элемента 6 разряда, второй выход к входу измерителя 2 напряжения, а информационные входы к объекту контроля (на фигурах не показан). Выход измерителя 2 напряжения через последовательно соединенные формирователь 8 сигнатур и формирователь 3 сетки частот подключен к входу блока 9 индикации. Первый выход блока 11 сенсоров соединен с вторым входом блока 9 индикации, второй выход с вторым входом формирователя 4 временных сигналов, третий выход через формирователь 8 сигнатур и двустороннюю шину с третьим входом формирователя 4 временных сигналов. Информационная шина 10 соединена с выходом формирователя 8 сигнатур и управляющими входами измерителя 2 напряжения, вход блока 5 переключений через формирователь 8 сигнатур соединен с управляющим входом блока 9 индикации. Формирователь 8 сигнатур (фиг.3) содержит D-триггер 12, элемент ИЛИ-НЕ 13, первый регистр 14, элемент НЕ 15, блок 16 памяти, мажоритарный элемент 17, второй регистр 18, блок 19 фиксации, регистр 20 группы. Выходы регистров 14, 18, 20 соединены с входами блока 9 индикации. D-входы триггера 12 и первого регистра 14 объединены и подключены к выходу измерителя 2 напряжения. Обнуляющий и счетный входы триггера 12 соединены выходами формирователя 4 временных сигналов, счетный вход триггера 12 соединен с первым входом мажоритарного элемента 17, второй вход которого подключен к прямому выходу триггера 12, а третий вход к первому выходу блока 19 фиксации, управляющей шине 10 и первому входу регистра 20 группы. Второй вход регистра 20 группы подключен к выходу формирователя 4 временных сигналов, к которому подключены информационные входы блока 16 памяти, вторые вход и выход блока 19 фиксации. Выходы блока 16 памяти соединены с первым входом блока 19 фиксации и блоком 9 индикации. Выход мажоритарного элемента 17 подключен к счетным входам регистров 14, 18, инверсный выход триггера 12 через элемент ИЛИ-НЕ 13 подключен к третьему входу формирователя 4 временных сигналов. Обнуляющие входы регистров 14,18,20 объединены и через элемент НЕ 15 подключены к третьему выходу блока 11 сенсоров, третий выход блока 19 фиксации соединен с вторым входом формирователя 3 сетки частот и с третьим входом элемента ИЛИ-НЕ 13, второй вход которого соединен с выходом формирователя 4 временных сигналов и вторым входом блока 16 памяти, третий вход которого соединен с вторым выходом регистра 14. Формирователь 4 временных сигналов (фиг.4) содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 21, cчетчики 22,23,24. Обнуляющий вход счетчика 22 соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 21, первый вход которого подключен к формирователю 8 сигнатур (элемент ИЛИ-НЕ 13), а второй вход соединен с обнуляющими входами счетчиков 23, 24 и подключен к блоку 11 сенсоров. Три выхода счетчиков 22 соединены с входами формирователя 8 сигнатур (элементы 12,16), четвертый выход со счетным входом счетчика 24 и блока 5 переключений. Счетный вход счетчика 23 подключен к выходу счетчика 24, а выходы к блоку 5 переключений и формирователю 8 сигнатур (блок 16 памяти). Входы разрешения счета счетчиков 22,23,24 объединены и подключены к формирователю 8 сигнатур (блок 19 фиксации), счетный вход счетчика 22 соединен с выходом формирователя 3 сетки частот. Блок 9 индикации (фиг.5) содержит последовательно соединенные блок 25 мажоритарных элементов и блок 26 индикаторов. Входы блока 25 мажоритарных элементов подключены к формирователю 8 сигнатур, формирователю 3 сетки частот и блоку 11 сенсоров. Блок 16 памяти (одна ячейка) (фиг.6) содержит последовательно соединенные элемент И-НЕ 27, элемент ИЛИ-НЕ 28, триггер 29 и элемент ИЛИ-НЕ 30, соединяющий выход элемента И-НЕ 27 и другой вход триггера 29, второй вход элемента ИЛИ-НЕ 30 соединен с выходом блока 19 фиксации, третий вход с выходом регистра 14, второй вход элемента ИЛИ-НЕ 28 подключен к выходу регистра 14. Выход каждой ячейки (триггера 29) памяти подключен к соответствующему входу элемента ИЛИ 31 блока 19 фиксации. Блок 19 фиксации (фиг.8) содержит элемент ИЛИ 31, D-триггер 32 и элемент И 33, последовательно включенные и соединяющие выход блока 16 памяти и вход формирователя 4 (23) временных сигналов, один из выходов которого подключен к счетному входу D-триггера 32 и второму входу элемента И 33. Один выход D-триггера 32 соединен с управляющей шиной 10, а другой с входами мажоритарного элемента 17 и регистра 20 группы, третий вход элемента И 33 соединен с выходом элемента ИЛИ 31. Измеритель 2 напряжения (фиг.9) содержит источник 34 опорного напряжения, управляемый ограничительный резистор 35, ограничительный резистор 36, разрядный резистор 37, времязадающий конденсатор 38, дискретно регулируемый делитель 39, цифроаналоговый преобразователь (ЦАП) 40, блок 41 сравнения. Источник 34 опорного напряжения через последовательное соединение управляемого ограничительного резистора 35, ограничительного резистора 36 и разрядного резистора 37 подключен к входу дискретно регулируемого делителя 39 и первому входу блока 41 сравнения, второй вход которого соединен с выходом ЦАП 40, а выход с формирователем 8 сигнатур. Управляющие входы ЦАП 40 подключены к управляющей шине 10, через которую дискретно регулируемый делитель 39 соединен с выходом блока 19 фиксации формирователя 8 сигнатур. Времязадающий конденсатор 38 через ограничительный резистор соединен с коммутатором 7. Коммутатор 7 содержит группу герконов, обмотки которых подключены к соответствующим выходам блока 5 переключений, а контактные группы объединены следующим образом: средние контакты подключены к информационной шине, нормально разомкнутые контакты соединены и подключены к входу измерителя 2 напряжения, нормально замкнутые контакты соединены и через нормально разомкнутые контакты А_о подключены к элементу 6 разряда. Устройство работает следующим образом. В исходном состоянии формирователь 7 сигнатур блокирует работу формирователя 4 временных сигналов. Сигнал блокировки, соответствующий исправности контролируемого объекта, формируется блоком 19 фиксации на входах разрешения счетчиков 22, 23, 24 формирователя 4 временных сигналов. После подключения контролируемого объекта при помощи блока 11 сенсоров устанавливается в исходное состояние формирователь 4 временных сигналов, блок 5 переключений и формирователь 8 сигнатур. Окончание данного сигнала является командой начала работы устройства в момент времени t₁ (фиг.2). С этого момента времени формирователь 4 временных сигналов (счетчик 23) подготавливает блок 5 переключений и подключает проверяемую цепь (фиг.2.23i-j). Счетчик 22 формирует сигнал А²_о (фиг.2.А²_о), включающий управляемый ограничительный резистор 35 для заряда времязадающего конденсатора 38 в измерителе 2 напряжения (фиг.9). Рабочий цикл проверки начинается с момента времени t₂, в процессе которого сравнивается блоком 41 сравнения опорное напряжение ЦАП 40 в измерителе 2 напряжения с остаточным напряжением на конденсаторе 38. Уровень напряжения определяется величиной внешнего сопротивления и превышает на определенное время уровень, задаваемый ЦАП 40, в случае соответствия контролируемого сопротивления требуемой норме. Регистрация получаемого соотношения осуществляется через фиксированный интервал времени в формирователе 8 сигнатур командой формирователя 4 временных сигналов в момент времени t₃ cо счетчика 22 (фиг.2.В₁₇). Алгоритм данной операции имеет следующий вид: 1) команда В₁₇ с выхода мажоритарного элемента 17 (на втором входе которого находится логическая "1" блока 19 фиксации, а на третьем логический "0" с триггера 12) записывает факт опроса в регистр 18, а в регистр 14 логический уровень с выхода измерителя 2 напряжения (блок 41 сравнения); 2) команда В₁₆ в момент времени t₄ опрашивает первый разряд регистра 14. Факт наличия отказа в данной группе фиксируется в блоке 16 памяти (фиг.3), селекция соответствующей ячейки (триггер 29) выполняется элементами И-НЕ 27 и ИЛИ-НЕ 28. Разрядность n регистра 14 определяет объем группы и, как следствие, разрядность счетчика 23 (селектор групп) с разрядностью m. Таким образом, количество контролируемых цепей i n˙m может изменяться путем наращивания разрядности счетчика 23 и блока 5 переключений без изменения алгоритма работы устройства. Одновременно с опросом регистра 14 сигнал В₁₆ (фиг.2) через блок 5 переключений подключает к коммутатору 7 элемент 6 разряда. Это обеспечивает снятие наведенных за счет паразитных связей потенциалов со всех линий и исключает разрушение контактов при переключениях за счет тока перезаряда паразитных емкостей. Описанный цикл повторяется n раз, после чего формирователь 4 временных сигналов командой счетчика 24 обнуляет регистры 14, 18, фиксирует в регистре 20 группы формирователя 8 сигнатур и переключает счетчик 23, обеспечивая проверку следующей k-й группы цепей и т.д. После проверки m-го входа формирователь 4 временных сигналов с выхода счетчика 23 опрашивает результаты контроля в формирователе 8 сигнатур (триггер 29 блока 16 памяти), сформированные элементом ИЛИ 31 на D-входе триггера 32 в блоке 19 фиксации. Функциональная задача блока 19 фиксации (фиг.8) организация сигнала годен/брак решается на базе триггера 32 и элемента И 33. В начальном состоянии на первом входе элемента И 33 логическая "1" (годен) с выхода элемента ИЛИ 31, на втором входе логический "0"с выхода триггера 32, на третьем входе логический "0" со счетчика 23, на выходе логический "0". Выходной сигнал начального состояния разрешает работу формирователя 4 временных сигналов и трансляцию импульсов через мажоритарный элемент 17 (фиг.3). Если результаты проверки всех цепей положительные, формирователь 4 временных сигналов через элемент И 33 блокирует свою работу. Если результаты проверки отрицательные, что индицирует элемент ИЛИ 31 в виде логического "0", фиксирует триггер 32 командой с формирователя 4 временных сигналов. На выходе элемента ИЛИ 31 сохраняется логический "0", разрешающий работу формирователя 4 временных сигналов. Новый потенциал триггера 32 снимает разрешение передачи импульсов через мажоритарный элемент 17 на регистры 14, 18 и дает разрешение передачи сигналов с триггера 12 через элемент ИЛИ-НЕ 13. Таким образом, после проверки всех контролируемых цепей устройство фиксирует отказы, инициирует их по группам с указанием первой дефектной цепи. Циклический опрос первой отказавшей цепи построен в формирователе 8 сигнатур на базе D-триггера 12 и элемента ИЛИ-НЕ 13, включенных в цепь обнуления счетчика 22 формирователя 4 временных сигналов (фиг.3). Рассмотрим работу данной схемы. Сигнал с блока 19 фиксации о факте наличия дефекта снимает блокировку элемента ИЛИ-НЕ 13. По изложенному выше алгоритму устройство начинает опрос с первой цепи до первого отказа. Запись в регистры 14, 18 осуществляется только в случае годной цепи сигналом переключения триггера 12, который формируется по команде В₁₇ (фиг.2) и передается мажоритарным элементом 17, так как по двум входам совпадают логические "1" с триггера 12 и счетчика 22 (фиг.3). В случае наличия дефекта триггер 12 не срабатывает, что обеспечивает возврат счетчика 22 формирователя 4 временных сигналов в исходное состояние, в котором формируется сигнал обнуления триггера 12. Этот цикл повторяется до устранения причин дефекта. Результаты проверки контролируемого объекта, полученные формирователем 8 сигнатур, представляются блоком 9 индикации с дифференциацией по группам и по составу группы. Сигнатуры групп формируются регистром 20 группы и блоком 16 памяти, соединенных соответствующим образом мажоритарными элементами, на третьи входы которых поданы сигналы с формирователя 3 сетки частот, выполняя следующие условия работы: в исходном состоянии свечение индикаторов отсутствует, после опроса возможны следующие варианты: индикатор группы мерцает объект контроля годен, постоянное свечение какого-либо сегмента индикатора группы отказ в данной группе; индикатор цепи в группе: постоянное свечение годен, мерцание отказ. После устранения всех отказов свечение всех индикаторов отсутствует. Технико-экономический эффект от введения новых элементов и совокупности связей состоит в повышении достоверности результатов контроля так как индикация свечением обоих взаимоисключающих результатов (годен не годен) проверки контролируемых цепей и отказ устройства (свечение отсутствует) осуществляются за счет трех уровней индикации, в расширении функциональных возможностей при локальной индикации неисправной цепи индицируется распределение отказов в контролируемом объекте, в сокращении времени обработки и локализации первого отказа до 2-3 с.

Формула изобретения

УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО КОНТРОЛЯ СОПРОТИВЛЕНИЯ ИЗОЛЯЦИИ, содержащее коммутатор, выполненный на герконах, генератор импульсов, элемент разряда, блок переключений, выход которого соединен с управляющим входом коммутатора, и измеритель напряжения, отличающееся тем, что, с целью повышения достоверности результатов контроля, в него введены дополнительные контакты коммутатора, образующие нормально замкнутые пары с подвижным контактом, формирователь временных сигналов, блок сенсоров, блок индикации, информационная шина, соединяющая выход формирователя сигнатур с управляющим входом измерителя напряжения и выходом устройства, и формирователь сетки частот, причем выход генератора импульсов через последовательно соединенные формирователь сетки частот и формирователь временных сигналов соединен с входом блока переключений и первым входом формирователя сигнатур, первый выход коммутатора соединен с входом элемента разряда, второй выход - с входом измерителя напряжения, а информационные входы - с выводами объекта контроля, выход измерителя напряжения через последовательно соединенные формирователь сигнатур и формирователь сетки частот подключен к входу блока индикации, первый выход блока сенсоров соединен с вторым входом блока индикации, второй выход - с вторым входом формирователя временных сигналов, третий выход через формирователь сигнатур и двустороннюю шину - с третьим входом формирователя временных сигналов, третий выход формирователя сигнатур соединен с управляющим входом блока индикации.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9