Аналого-цифровой преобразователь

 

Изобретение относится к цифровой измерительной и вычислительной технике и может быть использовано для преобразования аналоговых величин в цифровые. Применение самокоррекции, основанной на использовании избыточного измерительного кода (ИИК), обеспечивает высокую точность преобразователя. Сущность самокоррекции заключается в определении переходных кодовых комбинаций, которые затем выявляются в процессе аналого-цифрового преобразования в счетчике, управляющем ЦАП, для корректировки состояния счетчика. Самокоррекция осуществляется при помощи цифроаналогового преобразователя, блока регистров, аналогового запоминающего блока, блока сравнения и блока управления. Введение блока цифровых схем сравнения, блока синтеза кодов, первого коммутирующего устройства, второго коммутирующего устройства и блока коммутации позволяет осуществить преобразование аналоговых величин в цифровые по методу следящего уравновешивания. 1 з.п. ф-лы, 6 ил., 4 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК д1 (19) (П) (5)) 4 Н 03 М 1/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

6Ло063М1 (4Т .Ц;)1) - 1";Да Р9;, Е:ЬйКЭ I EriA

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

llO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4333740/24-24 (22) 05 . 1 О. 87 (46) 15. 11 .89. Бюл. Р 42 (71) Специальное конструкторско-технологическое бюро "Модуль" Винницкого политехнического института (72) В, Я. Стейскал, Т.Н. Васильева, И,Ф Ласьканова и В.И.Иоисеев (53) 681. 325 (088.8) (56) Авторское свидетельство СССР

)Ф 783979, кл. Н 03 М 1/12, 1981.

Преобразование информации в аналого-цифровых вычислительных устройствах и системах/Под ред. Г.М.Петрова, 1973, с. 184-185, рис. 69. ,(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВА-ТЕЛЬ (57) Изобретение относится .к цифровой измерительной и вычислительной технике и может быть использовано для преобразования аналоговых величин в цифровые. Применение самокоррекции, 1

Изобретение относится к вычислительной и цифровой измерительной технике °

Цель изобретения — повышение точности аналого-цифрового преобразования.

Известные аналого-цифровое преобразователи следящего типа являются относительно простыми устройствами, большинство иэ которых используют в цепи обратной связи ЦАП параллельного действия, построенный на основе классического двоичного кода. Наличие в таких ЦАП разрядов, имеющих от2 основанной на использовании избыточного измерительного кода (ИИК), обеспечивает высокую точность преобразователя. Сущность самокоррекцин заключается в определении переходных кодовых комбинаций, которые затем выявляются в процессе аналого-цифрового преобразования в счетчике, управляющем ЦАП, для корректировки состояния счетчика. Самокоррекция осуществляется при помощи цифроаналогового преобразователя, блока регистров, аналоговоro запоминающего блока, блока сравнения и блока управления.

Введение блока цифровых схем сравнения, блока синтеза кодов, первого коммутирующего устройства, второго коммутирующего устройства и блока коммутации позволяет осуществить преобразование аналоговых величин в цифровые по методу следящего уравновешивания. 1 з.п. ф-лы, 6 ил., 4 табл. клонения от требуемых значений, при-, водит к тому, что выходная характеристика может иметь разрывы и носит сложный скачкообразный характер. В этом случае для целой области значений выходного аналогового сигнала может не существовать входных входов, z.е. сигналы с этими значениями вообще не могут появиться на выходе

ЦАП. Применение такого ЦАП в АЦП приведет к тому, что появятся области значений входного сигнала, которые не могут быть уравновешены компенсирующим сигналом ЦАП с точностью до младшего разряда.

1 522400

При реализации ЦАП на основе избыточного измерительного кода (ИИК), например кода Фибоначчи наличие отклонений весов разрядов от требуемых значений, не приводит к появлению

5 разрывов в выходной характеристике, хотя последняя и носит скачкообразный характер. Наличие "скачков" приводит к тому, что, если такой ЦАП ис- 10 пользовать в цепи обратной связи АЦП следящего уравновешивания, то выходной сигнал цифроаналогового преобразователя также будет нелинейным и

АЦП, соответственно, обладает нелинейной выходной характеристикой. Однако многозначность выходной характеристики ЦАП на основе ИИК, объясняе мая возможностью представления чисел множеством кодовых комбинаций, позволяет исключить "скачки" в выходной характеристике, т.е. линеализировать ее. Линеаризация выходной характеристики ЦАП происходит в режиме самокоррекции и самопроверки. Сущность само- 25 проверки заключается в определении m переходных кодовых комбинаций, причем переходная кодовая комбинация -го разряда соответствует выходному аналоговому сигналу ЦАП меньшему реального веса i-ro разряда на величину младшего кванта.

При этом, если в процессе аналогоцифрового преобразования выявлять переходные кодовые комбинации в счетчике, управляющем ЦАП, а затем коррек35 тировать состояние счетчика, то

"скачки" выходной характеристики IJAII значительно (теоретически полностью) уменьшены.

На фиг.1 показана структурная схема устройства; на фиг ° 2 — алгоритм работы устройства, на фиг.3-6 — примеры реализации отдельных блоков уст- 45 ройства.

Устройство содержит аналоговый коммутатор 1, аналоговый запоминающий блок 2, цифроаналоговый преобразователь 3 (ЦАП), блок 4 регистров,. блок 5 коммутации, блок 6 цифровых

50 схем сравнения, блок 7 сравнен ия, первое коммутирующее устройство 8, блок 9 синтеза кодов, первый счетчик

10, второе коммутирующее устройство

S5

11, элемен-. ИЛИ 12, второй счетчик

l3, входная шина 14 (вход), блок 15 управления, входные и выходные шины которого 16-30, из них 16-19, 24-26, 27

7 и 30 являются управляющими входа ми соответствующих блоков.

Блок 15 управления (фиг,3) содержит постоянное запоминающее устройство (ПЗУ) 31, счетчик 32, триггер, 33, тактовый генератор 34 управления, регистр 35 состояний, коммутатор 36, цифровую схему 37 сравнения, дешифратор 38.

Блок 4 регистров (фиг.4) состоит из регистров 39 и служит для хранения m переходных кодовых комбинаций, блок 9 синтеза кодов (фиг.5) реализует формулу (для i-ro разряда):

О, если ic n — m при i) -m и содержит элементы KIH 40, элементы И 41, элементы НЕ 42.

Блок 6 цифровых схем сравнения (фиг.6) содержит цифровые схемы 43 сравнения. Блок 7 сравнения осуществляет сравнение аналоговых сигналов

А, и А на его входах, причем сигнал

7 íà его выходе 21 соединенном с первым входом блока 15 управления, подчиняется следующему соотношению .

1, если А, А

О, если А (А

Q.

Управляющие входы 16-19 являются соответственно входами обнуления, записи, прямого и обратного счета первого счетчика 10. Сигнал Х на входе блока 5 определяет режим работы устройства в процессе непосредственного преобразования. Если Х = Π— на входе АЦП нарастающий сигнал, если Х =

1 — на входе падающий сигнал, и в соответствии с этим происходит изменение информации на выходе АЦП.

Комбинации на выходе блока 5 определяются следующим выражением:

РГi Х V 10...0 Х, где РГi — содержимое i-ro регистра.

Первое коммутирующее устройство 8 передает на выход содержимое одного из регистров блока 4. Номер передаваемого регистра определяется единичным уровнем сигнала Z блока 6, т.е. функция устройства 8 может быть описана выражением

РГ1 Zl Ч РГ2 Z 2V...V.РГш Еш.

Коммутирующее устройство 11 передает в зависимости от режима работы

2400 разом:

5 152 устройства на вход счетчика 10 содержимое одного из регистров блока 4 (при Х = О) или блока 9 (при Х = 1) .

Блок 9 формирует кодовую комбинацию, записываемую в счетчик 10 в режиме прямого счета, после выявления на выходе первого счетчика !0 переходной кодовой комбинации.

Комбинация для записи формируется по содержимому счетчика 10 и выходным сигналом Z; блока б. Выходные сигналы блока 6 формируются следующим об10

1, если СТ1 (i) = РГ (i), О, если СТ1 (1) ф РГ (1), где i = 1,2,...,m;

РГ (i) — содержимое i-ro регистра блока 4;

СТ (i) — содержимое группы из (n — m +

+ i) младших разрядов сч етчика 10;

n — число разрядов первого счетчика 10, определяемое разрядно стью цифро аналогово ro и реобразователя 3;

m — количество переходных кодовых комбинаций (для кода Фи— боначчи m = n — 2).

Девятый, десятый, одиннадцатый выходы блока 14 управления соединены с входом 24 обнуления, 25 прямого счета, 26 обратного счета второго счетчика 14, выход которого соединен с выходной шиной устройства.

Аналого †цифров преобразователь работает в двух режимах . режиме поверки и непосредственного преобразо вания входной аналоговой величины А> в цифровой двоичный код. В режиме поверки происходит определение переходных кодовых комбинаций. Переходная комбинация i-го разряда ЦАП 3 соответствует аналоговой величине А1 на выходе ЦАП 3, значение которой меньше реального веса i — ro разряда преобразователя на величину младшего значащего разряда.

В общем случае при построении преобразователей формы информации на основе избыточных измерительных кодов разряды ПАП делятся на группу старших и младших разрядов. Такой подход справедлив при формировании весов разрядов с одинаковой относительной погрешностью 3 . В этом случае абсолютные отклонения весов разрядов от требуемых значений для старших разрядов будут большими, а для младших — малыми. При этом определение кодов реальных весов разрядов, или для данного случая переходных кодовых комбинаций должно производиться только для группы старших раэрядов.

При таком подходе для определения переходных кодовых комбинаций только старших разрядов необходимо применение счетчика, работающего в фибоначчиевой системе счиления. Такие счетчики существуют, но являются довольно сложными устройствами. Поэтому для того, чтобы в качестве счетчика 10 можно было иметь обычный двоичный счетчик, предложено определить переходные кодовые комбинации для всех разрядов, веса которых отличны от степени двойки. При этом для 1-кода

Фибоначчи с младшими разрядами

8; 5; 3 2; 1, для которого приводятся все дальнейшие примеры, определение переходных кодовых комбинаций должно начинаться с 3-ro разряда.

Один из возможных вариантов реализации блока управления приведен на фиг.3. Для формирования управляющих сигналов применяется последовательностная схема с использованием ПЗУ.

lia выходах 1 — 12 ПЗУ формируются необходимые управляющие сигналы, на выходах 13-16 — код состояния, который совместно с входными переменными, подключенными к входам А,..., А ПЗУ и являющимися анализируемыми условиями (CTI $i + 2), i = m, Y,Z>), формирует адрес следующего состояния.

Соответствие управляющих сигналов алгоритма выходам блока 15 управления приведено в табл. 1.

ПЗУ 31 вырабатывает последовательность управляющих сигналов и код следующего состояния, записанного в регистр состояний. Счетчик 32 служит для задания текущего номера определяемой переходной кодовой комбинации, который выделяет при помощи коммута-. тора 36 анализируемый разряд счетчика 10 с содержимым СТ1 (i+2) и пропускает сигнал записи в блок регистров на вход соответствующего i-го регистра 39 через дешифратор 38.

Триггер 33 управляет аналоговым коммутатором, подключая в процессе поверки выход аналогового запоминаю1 522400 щего блока, а при работе - входную шину на вход блока сравнения. Цифровая схема сравнения 37 служит для выявления момента определения последней m-ой переходной комбинации при

= m определяющего конец контроля.

В режиме поверки по сигналу блока

15 управления первый счетчик 10 начинает работу в режиме прямого счета импульсов. Данный счетчик является реверсивным двоичным счетчиком с входами параллельной записи. Управляющие входы прямого и обратного счета, обнуления и записи подключены к выходам 1 6-1 9 блока 14 управления, а входы параллельной записи — к выхо1 дам устройства 11. Определение момен1 та включения первого иэ поверяемых разрядов происходит в блоке 15 при 20 помощи цифрового коммутатора 36, подключающего поочередно поверяемые разряды к входу А ПЗУ блока 15 управления .

При включении поверяемого разряда (CTl pi+2) = 1) аналоговая величина

А,, установившаяся на выходе UAII 3, запоминается в аналоговом запоминающем блоке 2 по сигналу блока 15 управления. Выход блока 2 в режим поверки через аналоговый коммутатор 1 коммутируется на вход блока 7 сравнения .

После установки блока 2 (при этом

А < = А и» = 1) блок !5 переводит счетчик 10 в режим вычитания до момента изменения ответа блока 7 сравнения (вершины 6, ? алгоритма) . Содержимое счетчика 10 в данный момент представляет собой переходную кодо-. ао вую комбинацию, которая запишется в первый регистр блока 4 регистров.

Сигнал записи в регистр формируется на выходе 2 ПЗУ блока 15 управления, при помощи дешифратора 38 подается на вход записи соответствующего определяемому i-му разряду регистра. Затем счетчик 10 опять переводится, в режим прямого счета импульсов до включения следующего поверяемого разряда (вершина 3-4) . При этом состояние блока 2 на работу устройства не влияет, поскольку анализ ответа блока 7 сравнения производится только после включения следующего поверяемого разряда, т.е. на 13-м такте.

Процедура определения второй и всех последующих переходных кодовых комби наций аналогична определению первой.

Пример определения переходных кодовых комбинаций приведен в табл. 2.

В режиме непосредственного преобразования входной аналоговой величины А» в код преобразователь работает следующим образом.

После окончания режима поверки блок 15 вырабатывает сигнал "Конец контроля" (вершина 10 алгоритма), который переводит триггер 33 блока 15 в противоположное состояние, при этом сигнал на выходе 30 скоммутирует преобразуемый аналоговый сигнал А » с входной шины В преобразователя на первый вход блока 7 сравнения. На второй вход блока 7 при этом поступает компенсирующий аналоговый сигнал

А<, формирующийся на выходе ЦАП 3.

Разность указанных величин = Ax A преобразуется в код методом следящего уравновешивания. Счетчики 10 и 13 могут работать в режиме как прямого, так и обратного счета. Режим работы данных счетчиков определяется на каждом такте ответами Y блока 7 сравне ния и Z» блока 6 цифровых схем сравнения. Если Y = О, т.е. А, (А„, блок !

5 управления устанавливает сигнал

Х = 0 и счетчик СТ 2 в режим прямого счета (вершина 13 алгоритма) . При этом в режиме прямого счета блок 5 коммутации передает на выход содержимое блока 4 регистров и с помощью блока 6 цифровых схем сравнения осуществляет сравнение содержимого каждого i-ro регистра с группой (n +i) младших разрядов первого счетчика 10.

В процессе обратного счета блок 5 коммутации передает на выход кодовые комбинации вида 10...0, соответствующие включенному i-му старшему разряду и выключенным более младшим. Если после поступления очередного счетного импульса блок 6 выработал сигнал

Е; = 1, то счетчик 10 переводится в режим записи. При этом на следующем такте в счетчик 1 0 записан формируемый блоком 9 код, аналоговый эквивалент которого точно на величину младшего кванта больше выходной аналоговой величины ЦАП 3 на данном такте.

Комбинация для записи формируется в соответствии с ранее приведенной формулой и может быть сформирована при помощи комбинационной схемы, приве1 522400

10 денной на фиг.5, где CTl (и-ш+д1 (n-m+1)-й разряд счетчика 10.

В режиме обратного счета на информационные входы CTI 10 при помощи блока 11 подключается выход устройства 8. При выработке сигнала

Z; = 1, устройство 8 передает на выход содержимое Pl i и таким образом в счетчик записана i-я переходная кодовая комбинация из блока 4, аналоговый эквивалент которой точно на величину младшего кванта выходной аналоговой величины ЦАП 3. Пример функционирования устройства приведен в табл. 3.

Функционирование устройства в режиме непосредственного преобразования входного аналогового сигнала в код может периодически прерываться для осуществления цикла поверки сигналом, на входе 23 блока 15 частота перехода из режима в режим определяется скоростью изменения весов разрядов ЦАП.

3 и зависит от стабильности параметров аналоговых узлов ЦАП 3 и скорости изменения внешних условий.

Устройство позволяет создавать высоколинейные АЦП, построенные с применением низкоточных ЦАП, максимальные значения относительной погрешнос

TH f q мс „с (P) формирования, KoTopbtK определяются соотношением (макс(Р) с о р где oC — основание системы счисления.

Значения 8 0„„(Р) для .различных

P приведены в табл; 4.

Несмотря на такие большие погрешности формирования разрядов, теоретически при реализации данного устройства можно достичь любое значение наперед заданной погрешности АЦП.

Воэможность применения при реализации устройства аналоговых узлов, выполненных с большой погрешностью, позволяет существенно снизить требования к технологии изготовления аналого-цифровых преобразователей в виде интегральных схем.

Формула изобретения

1 . Аналого-цифровой преобразователь, содержащий блок управления, первый вход которого соединен с выходом блока сравнения, цифроаналоговый преобразователь и первый реверсивный счетчик, выходы которого подключены к соответствующим входам цифроаналогового преобразователя, выход которого подключен к первому входу блока сравнения, отличающийся тем, что, с целью повышения точности преобразования, в него введены второй реверсивный счетчик, аналоговый запоминающий блок, блок синтеза кодов, блок цифровых схем сравнения, блок коммутации, первое и второе коммутирующие устройства, блок регистров, элемент ИЛИ и аналоговый коммутатор, управляющий вход которого соединен с первым выходом блока управления, выход соединен с вторым входом блока сравнения, а первый.и второй информационные входы соединены соответственно с входной шиной устройства и выходом аналогового запоминающего блока, информационный вход которого подключен к выходу цифроаналогового преобразователя, а управляющий

25 вход соединен с вторым выходом блока управления, группа входов которого соединена с выходами первого реверсивного счетчика и объединена с первой группой входов блока синтездясодов, блока цифровых схем сравнения и блока регистров, вторая группа входов которого соединена с группой выходов блока управления, второй вход которого соединен с выходом элемента

ИПИ, третий, четвертьп, пятый и mecтой выходы соединены соответственно с входами обнуления, записи, прямого и обратного счета первого реверсивного счетчика, входы данных которого

40 подключены к соответствующим выходам второго коммутирующего устройства, управляющий вход которого соединен с седьмым выходом блока управления, первая группа информационных входов— с выходами первого коммутирующего устройства, а вторая группа информационных входов — с выходами блока синтеза кодов, вторая группа входов которого подключена к выходам блока цифровых схем сравнения и объединена с входами элемента ИЛИ и первой группой информационных входов первого коммутирующего устройства, вторая группа информационных входов которого подключена к выходам блока ре.гистров и объединена с информацион:ными входами блока коммутации, выходы которого подключены к второй груп пе входов блока цифровых схем сравне1Ъ22400

Таблица!

Сигналы

Выход блока 15 уст блока 2

СТ1: =СТ1+1

СТ): =СТ1-1

СТ1: =0

СТ1:=блок 9

СТ2:=0

СТ2:=СТ2+1

СТ2:=СТ2-1

16

17

18

19

24

26

ЗО

Таблица 2

Такты 6 5 4 3 2 ) еальные веса разрядов ЦАП 3

)2 9 5 3 2 ) Режим CTI ) О

Выход Выход Y блока 2 IIAII 3 т А1

+!

+)

+)

+)

-)

-l

О! 0 .РГ!

+!

+!

-l

-) — )

0l Оl - РГ2

+)

+) О О О

0 О 1

О. О

О ) )

l О О

О l

О О

0 I !

О О

О О

О О

О О

0 О.

О О

0 0

О О

Прямой счет

О

О О

0 О

0 О

Прямой счет

О !! О

2 О

3 О

4 О г

О

6 О

2 0 е о

9...

)3 О

l4, О

l5 О

l6 О

3

3

3

5 с

5

6

4! !

О

О 0 ! ! О

О ния, а управляющий вход подключен к седьмому выходу блока управления, восьмой, девятый и десятый выходы которого соединены соответственно с входами обнуления, прямого и обратного счета второго реверсивного счетчика, выход которого является выходной шинои, а третий вход блока управлен ия — шин ой пуск а . !

2: Преобразователь по п. 1, о т— ! л и ч а ю шийся тем, что блок управления выполнен на постоянном запоминающем устройстве, счетчике, триггере, тактовом генераторе управления, регистре состояний, коммутаторе, цифровой схеме сравнения и дешифраторе, выходы которого являются группой выходов блока, а информационные входы объединены с соответствующими первыми информационными входами цифровой схемы сравнения и .коммутатора и подключены к соответствующим выходам счетчика, вход сброса которого объединен с входами сброса триггера и регистра состоянии и является третьим входом блока, а счетный вход соединен с первым выходом постоянного запоминающего устройства, второй выход которого подключен к управляющему входу дешифратора, выходы с третьего по одиннадцатый являются соот. ветственно вторым, третьим, пятым, шестым, восьмым, девятым, десятым и седьмым выходами блока, первым выхо дом которого является выход триггера, S-вход которого подключен к двенадцатому выходу постоянного запоминаю.щего устройства, выходы с тринадцатого по шестнадцатый которого подклю5 чены к информационным входам регистра состояний, тактовый вход которого объединен с входом разрешения записи постоянного запоминающего устройства и подключен к выходу тактового генератора управления, вторые информационные входы цифровой схемы сравнения и коммутатора являются соответственно шинами кода задания конца контроля и группой входов блока, а выходы соединены соответственно с первым и вторым адресными входами постоянного запоминающего устройства, третий, четвертый адресные входы которого являются соответственно первым и вторым входами блока, а пятый, шестой, седьмой и восьмой адресные входы подключены к соответствующим выходам регистра состояний.

1522400

Продолжение табл.2

I Х

Режим СТI ) О

Выход Y

IIAII 3

А, Такты 6 5 4 3 2 1

Выход блока 2

А

Реальные веса разрядов ПАП 3

12 9 5 3 2 1

1 О О

О 1 1

0 1 1

О 1 1

О ) 1

Прямой счет

О О О

Обратный счет

1 О О

О

О

О

О

-1

-1

-)

-)

01100- РГЗ

+I

-1

-1

0l 001 О ГГ4

9 !

О О

1 1

1 О

О

О О

9

9

1

)2

12

12

О О

1 О

Таблица 3

11 1

Режим Вход СТ)

CTl

Выход CT I Выход СТ2

Z»

Такты

Реальные веса l)АП

I I ГI) 12 9 5 3 2 !

0001 00

001 000

О! 0000

001010

0001 01

001000

ТаблиЦа 4

) 2 3 4 5 мокс (P) 23,6 36 8 44,8 51,0 55,6

1 О

2 О

3 О

4 О

5 О

6 0

7 О

8 О

9 О

10 О

11 О

12 О.

l3 О

14 О

15 О

16 О

17 О

18 О

l9 О

20 О

О О О

О О О

О О О

О О 1

О О 1

О 1 О

0 1 О

О 1 О

О 1

1 О О

1 О О а 0

О О 1

О I О

О 1. О

О О

О О 1

G О 1

О О

О 1 О

О О 1

О 1

1 О 1

О О.

О 1 1

О О 1

О 1 1

1 О 1

О О

О О 1

О 1 О

О О О

О О О

О О

О 1 О

О О О

О 1 О

О О 1

О 1 1

О О 1

Zl 2

Z2 4

Zl 7

Z3 8.

Z3 9

Zl 8

Z2 5

Z2 4

+1

+l

Зп

+1

Зп

+)

+)

Зп

Зп

+1

-1

3п

Зп

-1

-1

Зп

-1

+1

Зп

000001

00001Î

0001 00

000101

001001

001 010

01 0001

01 0000

001) 00

001 001

001 000

0001 Ol

0001 01

001000

000001

0000) 1

000) 0l

0001 l О

000111

00) 000

001 001

00101 О

001 001

001 000

00011 1

000) 10

0001 0)

0001 01

000011

0001 00

000! 01

i522400

Яюа а ие2! 522400

Фие. Я

1 522400

РГЕ от

Фака ! ! ! ! !

Ф . Ю

Составитель В.Махнанов

Редактор М.Педолуженко Техред Л,Олийнык Корректор Э.Лончакова Заказ, 6979/56 Тираж 884 Подписное !

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101