Устройство для распределения заданий процессорам

 

Изобретение относится к вычислительной технике и может быть использовано в отказоустойчивых микропроцессорных системах. Цель изобретения - сокращение объема оборудования устройства. Устройство содержит элемент ИЛИ-НЕ, блок регистров, блок элементов ИЛИ, коммутатор, блок элементов И, а каждый канал-элемент ИЛИ-НЕ, одновибратор, регистр, блок элементов И, два элемента ИЛИ, четыре элемента И. В устройстве хранятся отказные заявки в регистрах каналов, а также изменяется дисциплина выдачи отказных заявок на обслуживание. 2 ил.

А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19! SU Ц1) (ю 4 G 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ fHHT СССР (2 1 ) 4 396695 /24- 24 (22} 24,03,88 (46) 23.11.89. Бюл. Р 43 (72) Г.Н.Тимонькин, Д. В,Дмитров, С.Н.Ткаченко и В.С.Харченко (53) 681 ° 325 (088, 8) (56) Авторское свидетельство СССР

Р 1277111, кл, С 06 F 9/46, 1984.

Авторское свидетельство СССР

Р 1347081, кл. G 06 F 9/46, 1985. (54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ

ЗАДАНИЙ ПРОЦЕССОРАМ (57) Изобретение относится к вычислительной технике и может быть исИзобретение относится к вычислительной технике и может быть использовано в отказоустойчивых многопроцессорных вычислительных системах для распределения заданий между процессорами °

Цель изобретения — сокращение объема оборудования устройства.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2— функциональная схема блока регистров.

Устройство для распределения заданий процессорам содержит блок I регистров, блок элементов ИЛИ 2, блок элементов И 3, элемент ИЛИ-НЕ 4, элемент ИЛИ 5, коммутатор 6, каналы 7, каждый канал содержит регистр 8, блок элементов И. 9, элементы И 10-13, элементы ИЛИ 14 и 15, элемент ИЛИ-HE

16, одновнбратор 17, Кроме того, устройство содержит группу информаци2 пользовано в отказоустойчивых микропроцессорных системах. Цель изобретения — сокращение объема оборудования устройства. Устройство содер— жит элемент ИЛИ-НЕ, блок регистров, блок элементов ИЛИ, коммутатор, блок элементов И, а каждый канал-элемент

ИЛИ-НЕ, одновибратор, регистр, блок элементов И, два элемента ИЛИ, четыре элемента И. B устройстве хранятся отказные заявки в регистрах каналов, а также изменяется дисциплина выдачи отказных заявок на обслуживание, 2 ип. онных входов 18 устройства, первый

19 и второй 20 входы синхронизации устройства, группы сигнальных входов

21 и 22 устройства, группу выходов

23 устройства, первый 24 и второй 25 управляющие входы блока 1 регистров, группу выходов 26 блока 1 регистров.

Устройство работает следующим образом.

В начальном состоянии в блоке 1 регистров записана нулевая информация. Регистры 8 обнулены. Цепи установки исходного состояния не показаны. На входах 21 и 22 нулевые сигналы

На выходе элемента ИЛИ-НЕ 16.1 присутствует единичный сигнал. Этот сигнал открывает блок элементов И 9.1 и элемент И 12.1. Одновременно с этим единичный сигнал с выхода элемента

ИЛИ-НЕ 16.1 вызывает нулевые сигналы на выходах остальных элементов ИЛИ. 524052

НЕ 16. Устройство готово к приему задач для распределения.

Коды задач поступают на входы 18 устройства. Задача, пришедшая первой, по синхронмпульсу с входа 19 записывается в блок 1 регистров. На выходах

26 блока 1 регистров появляется код этой задачи, который через блок элементов И 3, блок элементов ИЛИ 2 и блок элементов И 9 ° 1 поступает в первьгй процессор. Очередной импульс с входа 19, пройдя через элемент И 12.1 записывает код задачи, поступившей в процессор, в регистр 8,1, На выходе элемента ИЛИ 14.1 появляется единичный сигнал, а на выходе элемента ИЛИНЕ 16.1 — нулевой сигнал, который закрывает блок элементов И 9.1 и элемент И 12.1 и вызывает на выходе 20 элемента ИЛИ-НЕ 16,2 единичный сигнал. Поступление задач в другие каналы аналогично описанному. После того, как все процессоры оказываются занятыми выполнением задач, на выходе элемента ИЛИ 5 появляется единичный сигнал, по которому блок 1 регистров прекращает выдавать задачи.Задачи, поступающие в это время в устройство, накапливаются н блоке регистрон, ожидая оснобождения процессоров.

После ныполнения одним из процессоров задачи он выставляет единичный сигнал на соответствующем входе 21.

Сигнал с входа 21 открывает элемент

И 11. Очередной импульс с входа 20 проходит через элемент И 11 и устанавливает регистр 8 B нулевое состояние.

На выходе элемента ИЛИ 14 появляется 40 нулевой сигнал, а на ныходе элемента

ИПИ-НЕ 16 — единичньп . Канал 7 готов к приему очередной задачи, В случае, если в процессе решения задачи процессор выдает сигнал о не- 45 исправности на входе 22, устройство будет работать следующим образом.

При наличии единичных сигналов на выходе элемента ИЛИ 14 и входе 22 на выхОДе элемента И 10 пОявляется еДи 50 ннчный сигнал. Этот сигнал появляется в случае, если в устройстве есть каналы, готовые принять задачу из отказавшего канала, о чем свидетельствует единичный сигнал с выхода элемен55 та KIH 5. Если этого сигнала нет, то код задачи ожидает освобождения процессора в регистре 8. Если свободные кана ы есть, то код задачи с выхода регистра 8 через коммутатор

6 и блок элементов ИЛИ 2 распределяется как код вновь поступившей задачи аналогично описанному. Синхроимпульс с входа 19, по которому производится запись кода задачи из отказавшего канала в другой канал, проходит через открытый элемент И 13 и своим задним фронтом запускает одновибратор 17. Сигнал с выхода одновибратора 17 поступает через элемент

ИЛИ 15,на установочный вход регистра 8, На выходе элемента ИЛИ 14 появляется нулевой сигнал. На выходе элемента И 10 также нулевой сигнал, который разфешает подключение к коммутатору 6 менее приоритетных каналон, При наличии кода задачи на выходе коммутатора 6 появляется нулевой сигнал на выходе элемента ИЛИ-НЕ 4.

Этот сигнал запрещает поступление кода задачи с выхода 26 блока 1 регистров для того, чтобы не произошло сложение кодов на выходе блока элементов ИЛИ 2, а также, поступая в блок 1 регистров, запрещает выдачу очередной задачи.

Импульсы с входов 19 и 20 имеют одинаковый период следования, но сдвинуты во времени относительно друг друга на половину периода. Время сдвига должно быть таким, чтобы после заднего фронта импульса с входа !

9 до переднего фронта импульса с входа 20 окончились все переходные процессы н устройстве, связанные с приемом задачи для обслуживания. формула изобретения

Устройство для распределения заданий процессорам, содержащее блок регистров, блок элементов ИЛИ, комму татор, блок элементов И,элемент ИЛИ, каналы, à в каждом канале регистр, блок элементов И, первый н второй элементы ИЛИ, первый, второй, третий, четвертый элементы И, причем группа выходов блока регистров подключена к группе информационных входов блока элементов И, выходы которого подключены к первой группе входов блока элементов ИЛИ, н каждом канале группа выходов блока элементов И подключена к группе информационных входов регистра своего канала, rpynna выходов регистра подключена к входам первого

I 524052 элемента ИЛИ своего канала и к соответствующей группе информационных входов коммутатора, выход первого элемента ИЛИ в каждом канале подключен к первому входу первого элемента И

5 своего канала, выход элемента И i-ro (i 1,...,è; п — число заданий) канала подключен к инверсным входам первых элементов И канала с (i+I)-ro по и-й и к соответствующему входу коммутатора, i-й вход первой группы сигнальных входов устройства подключен к первому входу второго элемента И, i-ro канала, выход которого подключен к первому входу второго элемента ИЛИ своего канала, выход которого подключен к входу сброса регистра своего канала, первый вход синхронизации устройства подключен 20 к первому входу синхронизации блока регйстров и к первым входам третьих и четвертых элементов И всех каналов, в каждом канале выход третьего элемента И подключен к синхронизирующему 25 входу регистра своего канала, выход первого элемента И в каждом канале подключен к второму входу четвертого элемента И своего канала, второй вход синхронизации устройства под- 30 ключен к второму входу синхронизации блока регистров и к вторым входам вторых элементов И всех каналов, группа выходов блока элементов И каждого канала является соответствующей

35 группой выходов устройства, о тл и ч а ю щ е е с я тем, что, с целью сокращения объема оборудования, устройство содержит элемент ИЛИ-НЕ. а каждый канал — элемент HQH-HE u одновибратор, причем группа информационных входов устройства подключена к группе информационных входов блока регистров, группа выходов блока элементов ИЛИ подключена к группе информационных входов блоков элементов

И всех каналов, выход первого элемента ИЛИ в каждом канале подключен к соответствующему входу элемента ИЛИНЕ своего канала, выход которого подключен к управляющему входу блока элемента И и к второму входу третьего элемента И своего канала и к соответствующему входу элемента ИЛИ, выход элемента, ИЛИ подключен к первому управляющему входу блока регистров и к вторым входам первых элементов

И всех каналов, выход элемента ИЛИНЕ i-го канала подключен к соответствующим входам элементов ИЛИ-НЕ каналов с (i+1)-го по п-й, в каждом канале соответствующий вход второй группы сигнальных входов устройства подключен к соответствующему входу первого элемента И и к соответствующему входу элемента ИЛИ-НЕ, группа выходов коммутатора подключена к второй группе входов блока элементов ИЛИ и к входам элемента ИЛИ-НЕ, выход которого подключен к управляющему входу блока элементов И и к второму управляющему входу блока регистров, в каждом канале выход четвертого элемента И подключен к входу одновибратора, выход которого подключен к второму входу второго элемента ИЛИ своего канала.

1524052

Составитель Y. Кудряшев

Тех ред Л. Олийнык

Редактор Л.Зайцева

Корректор И.йароши

Заказ 7044/50 Тираж 668 Подлясное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская иаб., д. 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101