Аналоговое запоминающее устройство

 

Изобретение относится к автоматике и контрольно-измерительной технике и может быть использовано для запоминания выборочных значений напряжения аналогового сигнала. Целью изобретения является повышение точности и быстродействия аналогового запоминающего устройства. Поставленная цель достигается за счет введения третьего 9 и четвертого 10 ключей и второй ячейки памяти 5. 1 ил.

СОЮЗ СОНЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)4 G 11 С 27/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

t (21) 4288263/24-24 (22) 21.07.87 (46) 15.12.89. Бюл. ¹ 46 (72) О.С,Андреев, Б.А.Бохонко, С.А,Давимука и В.А.Калынюк (53) 681.327.66 (088.8) (56) Авторское свидетельство СССР

Ф 978200, кл. G 11 С 27/00, 1981.

Авторское свидетельство СССР № 590831, кл. G 11 С 27/00, 1976.

„„Я0„„1529292 А1

2 (54) АНАЛОГОВОЕ ЗАПОМИНАККЦЕЕ УСТРОЙСТВО (57) Изобретение относится к автоматике и контрольно-измерительной технике и может быть использовано для запоминания выборочных значений напряжения аналогового сигнала. Целью изобретения является повышение точности и быстродействия аналогового запоминающего устройства. Поставленная цель достигается за счет введения третьего 9 и четвертого 10 ключей и второй ячейки памяти 5. i ил.

1529292

Это обуславливает повышение точности устройства по отношению к прототипу °

Формула из о бр ете ния

Составитель H.Äèêàðåâ

Техред Л.Олийнык

Редактор Е.Копча

Корректор С.Черни

Заказ 7748/48 Тираж 558 Подписное

В%1«1ПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент", r.Óæãoðoä, ул. Гагарина,101

Изобретение относится к автома,ике и контрольно-измерительной тех« ике и может быть использовано для запом««««а««ия выборочных значений нап5 ряжения а««алогового сигнала.

Целью изобретения является повыше«)J«e точности устройства.

Па чертеже изображена функциональ« ая схема устройства. 10

Устройство содержит ключи 1 и 2, «ифференциальный усилитель 3 и ячей«и 4 и 5 памят-«.

Каждая пз ячеек 4 и 5 памяти сосоит из операционного усилителя 6, г ервого и второго накопительных эле« е!J oJJ па конденсаторах 7 и 8 и клюей 9 и 10.

Устройство работает следующим обаэом. 20

В режиме выборки замкнуты ключи 1, и 10 в ячейки 5 памяти. При этом

« а конденсаторе 8 в ячейки 5 памяти тслеж««вается входное ««апряжение устойства с погрешностью, вносимой диф- 25 еренциальным усилителем 3. В то же ремя па выход устройства поступает

«апряже««««е с выхода ячейки 4 памяти, оторое было запомнено в я.-«ейке 5 амяти в предыдущем такте выборки, Гр«« изменении состояния ключей на npo t ивоположное, как это показано на чер «еже, устройство переходит в режим

« ерезаписи и пряжения с ячейки 5 па« «ти в ячейку 4 памяти, в результае чего на выходе устройства устаавливается новое вь«борочное значение

«ходного напряжения. Поскольку в этом ежиме входное напряжение устройства, Подававшееся на инвертирующий вход

40 диффере««циального усилителя 3, в ре-

> име выборки замещается выходным найряже««ием устройства, то происходит компенсация погрешностей усилителя

3 (погрешности операционных усили«елей 6 подавляются в К раз, где К—

45 коэфф«щиент усиления усилителя 3).

Аналоговое запоминающее устройство, содержащее дифференциальный усилитель и первую ячейку памяти, состоящую из операционного усилителя, выход которого .является выходом ячейки памяти, первого и второго накопительных элементов на первом и втором конденсаторах, одни обкладки которых подключены соответственно к неинвертирующему и инвертирующему входам операционного усилителя, другие обкладки — соответственно к шине нулевого потенциала устройства и выходу операционного усилителя, неинвертируюций и инвертирующий входы которого соединены соответственно с выходами первого и второго ключей, входы которых являются соответственно первым и вторым информационными входами ячейки памяти, первый вход ячейки памяти соединен с выходом дифференциального усилителя, а выход ячейки памяти является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности устройства, в него введены третий и четвертый ключи и вторая ячейка памяти, второй информационный вход и выход которой подключены соответственно к неинвертирующему входу и выходу дифференциального усилителя, инвертирующий вход которого соединен с выходом третьего ключа и входом четвертого ключа, выход которого соединен с. выходом первой ячейки памяти, вход первого ключа является входом устройства, второй информационный вход первой Ячейки и пеРвый HHAoPMBIJHQHHbIH вход второй ячейки подключены к шине нулевого потенциала устройства.