Цифровой частотный детектор

 

Изобретение относится к радиотехнике. Цель изобретения - уменьшение нелинейных искажений выходного сигнала. Цифровой частотный детектор содержит входной формирователь 1, D-триггеры 2 и 13, каналы 3,4,5 и 6 обработки информации, эл-ты ИЛИ 7 и 11, фильтры 8 и 9 нижних частот, дифференциальный усилитель 10, эл-т ИЛИ-НЕ 12, логический ключ 14, формирователи 15 и 16 импульсов, тактовый генератр 17, счетчик 18, ренгистр 19 и управляемый интегратор 20. Цель достигается за счет обеспечения возможности автоматического управления постоянной времени интегратора 20 в зависимости от частоты модулирующей ф-ции. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК + Н 03 В 3/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ ) ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ГРИ ГКНТ СССР (61) 1376226 (21) 4305444/24-09

,,22) 20.07.87 (46) 15.12.89. Бюл. Р 46 (12) В.И.Закиров и Е.Ф.Воробьев (53) 621.376.3 (088.8) (56) Авторское свидетельство СССР

Р 1376226, кл. H 03 D 3/00, 1985. (54) ЦНФРовой чАстотный двтвктnv (57) Изобретение относится к радиотехнике. Пель. изобретения — уменьшение нелинейных искажений выходного сигнала. Цифровой частотный детек„.SU„„1529404 А 2

2 тор содержит входной *ормирователь

1, D-триггеры 2 и 13, каналы 3, 4, 5 и 6 обработки информации, эл-ты

1Ш! . 7 и 11, фильтры 8 и 9 нижних частoT дидх >еренциальньп усилитель

10, эл-т 1Ï1-Г 12, логический ключ 14, формирователи 15 и 16 импульсов, тактовый генератор 17, счетчик 18, регистр 19 и управляемьс интегратор 20. Пель достигается за с:ет обеспечения в->зможно..ти антоматического управл :чя постоянной времени интегратора,!О в зависимости от частоты модулирука ей A-nuu. пл.

1529404

Изобретение относится к радиотехнике и может быть использовано в радиоприемных устройствах для частотного детектирования в широком диапазоне частот и уровней сигнала.

Цель изобретения — уменьшение нелинейных искажений выходного сигнала.

Ца фиг.1 приведена структурная электрическая схема цифрового частотного детектора; на *иг.2 — временные диаграммы, поясняющие его работу.

Цифровой частотный детектор содержит входной формирователь 1, Dтриггер 2, первьп";-3, второй 4, третий 5 и четвертьп 6 каналы обработки информации, элемент ИЛИ 7, первый

8 и второй 9 фильтры нижних частот, (ФНЧ) дифференциальный усилитель 10, дополнительный элемент ИЛИ 11, элемент ILlIIl-ÍÅ 12, дополнительный Ртриггер 13, логический ключ 14, первый 15 и второй 16 формирователи 15 25 и 16 импульсов, тактовый генератор

17, счетчик 18, регистр 19 и управляемьФ интегратор 20.

Управляемьп(интегратор 20 содержит операционньп усилитель 21, резисторы 22-25, аналоговые ключи с первого по четвертьп 26-29 и конденсато-, ры 30-33.

Цифровой частотный детектор работает следуюцим образом.

При поступлении частотно-модулированного сигнала на входной формирователь 1 на выходе каждого канала 3-6 образуется последовательность пачек импульсов прямоугольной формы положительной полярности. ?астота повDo рения пачек равна мопулирующей частоте, длительность пачки — половина периода модулирующей частоты, число импульсов В пачке Определяется поде 45 ленным на два соотношением несущей частоты и модулирующей, длительность импульса — отношением девиации частоты к несущей, а частота следования импульсов в пачке совпадает с поделенным на дне текущие значением несуцей

50 частоты. Последовательность пачек импульсов на вьжоде первого 3 и второго 4 каналов возникает лишь в те моменты времени, когда текущее значение несуцей частоты уменьшается, т.е. во время изменения модулирующей функции от максимального положительного значения до минимального отрицательного (фиг.2а). Эти последовательности совпадают во времени, но импульсы в последовательностях сдвинуты an времени на период несущей частоты. Последовательности пачек импульсов на выходе третьего 5 и четвертго 6 каналов возникают лишь в те моменты времени, когда текущее значение несущей частоты возрастает. В остальном последовательности пачек импульсов на выходах последних двух каналов 5 и 6 совпадают с аналогичными последовательностями на выходах первых двух каналов 3 и 4. Последовательности пачек импульсов после прохождения через четырехвходовый элемент ИЛИ 7 превращаются в непрерывную последовательность импульсов, частота повторения которых равна несущей.

Информация о модулирующей функции заключена в изменении скважности импульсов. После прохождения импульсов через ФНЧ 8 и 9 на выходе дифференциального усилителя 10 образуется сигнал не модулируюцей функции, а ее производной.

Управляемьп интегратор 20 совместно с другими введенными узлами работает следующим образом.

При поступлении сигнала несущей частоты на вход детектора (фиг.2б) на выходе дополнительного элемента

И1П1 11 образуется последовательность пачек импульсов в те моменты времени, когда модулируюцая функция изменяется от максимального значения до мини-, мального (фиг.2в). Аналогично на выходе элемента ИЛИ-НЕ 12 образуется инверсная последовательность пачек импульсов в те моменты времени, когда модулирующая функция изменяется от минимального значения до максимального (фиг.2г). !астота следования импульсов в обоих пачках равна несуцей. Первым импульсом пачки, поступающей с выхода дополнительного элемента ИЛИ 11, дополнительный 0триггер 13 устанавливается в состояние "1", в котором пребывает до поступления первого импульса пачки с выхода элемента ИЛИ-НЕ 12. После этого дополнительный D-триггер 13 переходит в состояние "0". Таким образом, на выхопе дополнительного

D-триггера 13 образуется последовательность прямоугольньж импульсов, следуюцих с частотой модуляции (скважность 2) (фиг.2д). Палее с

Пифровой частотный детектор ис авт.св. + 1376226, о т л и ч а ю— шийся тем. что, с целью умен щения нелинейных искажений вьгходнггл сигнала, введены дополнитеиьньп! лемент ИЛИ, первьпi и второй входы !;n.-n рого соединены с выходами иерисгс второго каналов обработки информt ..; соответствечис элемент tÃ".ß-HF, „. р; и. и второй входы которого сседиьень выходами третьего v. етвертого кана. лов обработки информации состав гг вен но, дополнительный D-тгиггер, та.«то вый вход и вход сброса котг,;;ог, е динены с выходами доиолнительн tt элемента ИЛ1 и элемента 1""1Ï! — ht: -ici г ветственно, тактовый генератор, ле,:вый и второй формирователи и кпиул сон,. управляемый интегратор и последова-тельно соединенные логический ключ, счетчик и регистр, выходы которсгс соединены с управляюшими входами уи равляемого интегратора, вход кстор.— го соединен с выходом дифференииагь.ного усилителя, а выход уиранляемого интегратора является .ыхсдсм циг р -и,,го частотного детектора, причем Dвход дополнительногn D-триггер;. подключен к шине логической единицы, а его выход соединен с управляющими входами логическогс ключа и первого и второго формирователей импульсов, тактовые входы которых соединены с выходом тактового гeIIepaznpa, а выход ды первого и второго формирователей импульсов подключены к входу заии"..и регистра и входу сброг.а счетчика соответственно.

5 15294 помощью логического ключа 14 и тактового генератора !7 формируется периодическая последовательность пачек импульсов прямоугольной AopMbl.

Длительность пачки равна половине

5 периода модулирующей функции, а число импульсов в пачке — отношению тактовой частоты к модулирующей (фиг.2е). С помощью счетчика 18 осуществляется счет импульсов в пачке.

В это время в регистре 19 хранится результат счета импульсов в предыдущей пачке. Счетчик 18 начинает счет в момент времени, например, t u !5 прекращает счет в момент времени

По заднему фронту импульсов, поступающих с выхода дополнительного Dтриггера 13, осуществляется запуск формирователей 15 и 16. По истечении 20 времени t>,, которое определяется параметрами первого формирователя 15, с выхода последнего поступает импульс разрешения записи на регистр !9, используемьп. в качестве элемента памяти (Лиг.2ж). Информация со счетчика 18 переписывается в регистр 19.

По истечении времени t „ происходит мА.1 обнуление счетчика 18 импульсом, поступающим с выхода второго формирователя 16 (фиг.2з). С выходов регистра

19 сигналы управления поступают на соответствующие входы аналоговых ключей 26-29. При этом с выхода первого разряда регистра 19 сигнал управления поступает на первый аналоговый ключ

26, с второго разряда — на второй аналоговый ключ 27 и т.д . Интегрирующие конденсаторы 30-33, подключаемые к операционному усилителю 21

40 через соответствующие аналоговые ключи 26-29 имеют номинальную величину, определяемую весом соответствующего разряда регистра 19. Если, например, величина конденсатора 30 первого аналогового ключа 26 равна С, то для второго ключа 27 она составляет 2С, для третьего ключа 28 — 4С и т.д. по и формуле С=2 (где n — номер разряда регистра 19). Количество разрядов может быть произвольным. "ем больше используется разрядов, тем точнее работает управляемый интегратор 20.

Выходное напряжение управляемого интегратора ?О определяется выражением

55 из которог сле) ует, что при постоянных величинах резисторов 22-?5 можно с помощью интегрирующих конденсаторов 30-33 изменять постоянную врсмени интегратора. (ем больше период модулирующей

Ауикции, тем большее число записывается в регистр 19 при по=тканной тактовой частоте. В этом слу 1ае суммарное значение емкости интегрирующих конденсаторов больше. Таким образом, имеется возможность автоматически управлять постоянной времени

Г используемого интегратора в зависимости от частоты модулирующей фуtt!;— ции .

Формула изобретения

1529404 ие

Составитель С.Музычук

Техред Л.Сердюкова Корректор И.Муска

Редактор Л.Пчолинская

Заказ 7758/54 тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101