Накопитель для постоянного запоминающего устройства

 

Изобретение относится к микроэлектронике, а именно к запоминающим устройствам, и может быть применено при создании ПЗУ большой информационной емкости. Цель изобретения - повышение информационной емкости накопителя. Для этого накопитель в каждой ячейке памяти содержит третий запоминающий транзистор с соответствующими связями. При этом количество шин накопителя не увеличивается, т.к. для выборки используются адресные шины второй группы накопителя. В результате площадь накопителя также не увеличивается, т.к.она определяется только количеством этих шин. 2 ил.

СОЮЗ COBETCHHX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1171 А1 (19) (11) 1б1) 4 С 11 С 17/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ

1 (21) 4388789/24-24 (22) 09.03.88 (46) 23. 12.89. Бюл. )) 47 (72) С.Г.Демин, В.Н.Гуминов, С.А.Филатов и С.Н,Абрамов (53) 681.327.6(088 ° 8) (56) Электронная промышленность, 1983, вып. 6 (123), с. 7,8.

Патент Великобритании ))- 2099649, кл. G 11 С 17/00, опублик. 1983. (54) НАКОПИТЕЛЬ ДЛЯ ПОСТОЯННОГО ЗАПОМИНА10ЩЕГО УСТРОЙСТВА (57) Изобретение относится к микроИзобретение относится к микроэлектронике, а именно к конструированию запоминающих устройств, и может быть использовано при создании постоянных запоминающих устройств (ПЗУ) большой информационной емкости.

Целью изобретения является повышение информационной емкости ПЗУ.

На фиг ° 1 представлена электрическая схема предлагаемого накопителя; на фиг. 2 — топология накопителя.

Накопитель содержит первые 1 и вторые 2 запоминающие транзисторы, адресные шины первой 3 и 4 и второй 5 и 6 групп, разрядные шины 7, третьи запоминающие транзисторы 8. Для управления накопителем используются два дешифратора 9 и 10 слов и дешифратор 11 разрядов °

Устройство работает следующим образом.

2 электронике, а именно к запоминающе устройствам, и может быть применено при создании ПЗУ большой информационной емкости, Цель изобретения — повышение информационной емкости накопителя. Для этого накопитель в каждой ячейке памяти содержит третий запоминающий транзистор с соответствующими связями. При этом количество шин накопителя не увеличивается, т.к. для выборки используются адресные шины второй группы накопителя. В результате площадь накопителя также не увеличивается, т.к ° она определяется только количеством этих шин. 2 ил °

В отсутствии обращения к ПЗУ все выходы дешифраторов 9-11 строк и столбцов находятся под потенциалом, запирающим запоминающие транзисторы накопителя.

В режиме обращения на одной из адресных шин 3, 4 формируется уровень сигнала, обеспечивающий отпирание связанных с ней запоминающих транзисторов 1, 2 и 8, одновременно выбирается одна из разрядных шин 7 дешифратором 11.

В зависимости от адресного кода дешифратор 10 формирует уровень сигнала, обеспечивающий считывание информации из запоминающих транзисторов 1, 2 и 8, электрически связанных С данными шинами.

Зашивка информации в накопитель обеспечивается формированием высокого или низкого порогового напряжения

МОП-транзистора.

Накопитель содержит адресные шины

3 и 4 первой группы, выполненные из поликремния, расположенные параллельно им адресные шины 5 и 6. второй группы, выполненные в виде диффузионных областей, и расположенные перпендикулярно им разрядные шины 7, выпол-. 1p ненные из алюминия. Сток-истоковые области четырех соседних транзисторов объединены и подключены к разрядным шинам 7 через контактное окно 12. 15 формула изобретения

Накопитель для постоянного запоминающего устройства, содержащий ячейки памяти, каждая из которых состоит ур из двух запоминающих транзисторов, стоки которых подключены к соответстнуюшей разрядной шине накопителя, затворы — к соответствующим адресным шинам первой группы накопителя, а истоки — к соответствующим адресным шинам второй группы накопителя, исток второго запоминающего транзистора каждой ячейки памяти, кроме последней, столбца накопителя соединен с истоком первого запоминающего транзистора следующей ячейки памяти этого же столбца накопителя, о т л и ч а ю— шийся тем, что, с целью повышения информационной емкости накопителя, он дополнительно содержит в каждой ячейке памяти третий запоминающий транзистор, сток и затвор которого соединены со стоками и затворами соответственно первого и второго запоминающих транзисторов ячейки, а исток подключен к разрядной шине следующего столбца накопителя.

1531171

Я

Составитель С ° Королев

Редактор М.Бланар Техред Л.Олийнык Корректор Н. Король

Заказ 7963/54 Тираж 558 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35 Раушская наб., д. 4/5

Проиэводственно-издательский комбинат "Патент", r. Ужгор ;<, ул. Гагарина, 101