Усилитель мощности

 

Изобретение относится к радиотехнике. Цель изобретения - повышение КПД и снижение нелинейных искажений при работе на комплексную нагрузку. Усилитель мощности содержит усилительный каскад 1, выполненный на транзисторе (Т) 2, блок питания 3, коммутатор 4, выполненный на транзисторных ключах 5<SB POS="POST">1</SB>-5<SB POS="POST">N</SB> и диодах 6<SB POS="POST">1</SB>-6<SB POS="POST">N</SB> и 7, блок суммирования 8, блок сравнения 9 и блок управления 10. Повышение КПД достигается за счет снижения потери мощности в коллекторной цепи Т 2 каскада 1 путем подключения цепи питания каскада 1 неработающего плеча двухтактного усилителя мощности к дополнительному выходу блока питания 3. Снижение нелинейных искажений обеспечивается за счет адаптации к пульсациям напряжения питания и к напряжению на нагрузке. Даны ил. выполнения блока суммирования 8, блока сравнения 9 и блока управления 10. 5 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„. SU„, 1532994 (50 4 Н 03 F 3 20

6ь:ЕО Й

ИЗЛБ1 П- - . " -;

Б !Ь;:-:" О

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЭОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4314007/24-09 (22) 06. 10.87 (46) 30. 12.89. Бюл. ¹ 48 (72) В.В. Гончаров и В.А. Майоров (53) 621.375.026(088.8) (56) Авторское свидетельство СССР № 305552, кл. Н 03 F 1/02, 1967.

2 (54 ) УСИЛИТЕЛЬ МОЩНОСТИ (57) Изобретение относится к радиотехнике. Цель изобретения — повьппение КПД и снижение нелинейных искажений при работе на комплексную нагрузку. Усилитель мощности содержит усилительный каскад 1, выполненный l532994

10 де U„,К, Uè

Uв, на транзисторе (Т) 2, блок питания 3, коммутатор 4, выполненный на транзисторных ключах 5,-5 и диодах 6, -б„ и 7, блок суммирования 8, блок сравнения 9 и блок управления 10. Повышение КПД достигается за счет снижения потери мощности в коллекторной цепи Т 2 каскада 1 путем подключения цепи питания каскада 1 неработающего

Изобретение относится к радиотехнике и может быть использовано в усилительных системах как переменного, так и постоянного напряжения °

Цель изобретения — повышение КПД и снижение нелинейных искажений при работе на комплексную нагрузку.

На фиг. 1 представлена структурная электрическая схема усилителя мощности на фиг. 2 — структурная электрическая схема блока сравнения на фиг. 3 — структурная электрическая схема блока управления; на фиг. 4 — принципиальная электрическая схема блока суммирования; на фиг. 5 — временные диаграммы работы уСтройства.

Усилитель мощности содержит усилительный каскад 1, выполненный на транзисторе 2, блок 3 питания, выполненный на 3,,3,...,3,„ источниках питания, коммутатор 4, выполненный 35 нЬ транзисторных ключах 5,,5,...,5, диодах 6,,6,...,6,„, и допспнительном диоде 7, блок 8 суммирования, блок 9 сравнения и блок 10 управлен ня . 40

Блок 9 сравнения выполнен на компараторе 11 нижнего уровня„ компараторе 12 верхнего уровня и резисторах

13 и 14.

Блок 8 суммирования содержит N-2 45 ячеек 8,,8,...,8 и дополнительную ячейку 15, каждая из которых выполне- на на транзисторе 16, диоде 17, резисторах 18-22, а также 8,-ю ячейку, выполненную на диоде 17 и резис- 1О торах 18-20.

Блок управления выполнен на тактовом генераторе 23, блоке 24 распределения импульсов, содержащем первый и второй логические элементы 25 и 26, реверсивном счетчике 27 и дешифраторе 28.

Усилитель мощности работает следующим образом. плеча двухтактного усилит . :..ш, о,.— ти к дополнительному выходу бло ca питания 3. Снижение лелин=, .::btõ нс:;ажений обеспечивается за счет адаптации к пульсациям напряжения питания и к напряжению на нагрузке. Даны ил. выполнения блока суммирования 8, блока сравнения 9 и блока управления

10. 5 ил.

В момент времени t напряжение на нагрузке (фиг. 5e) равно нулю, поэтому напряжение на коллекторно-эмиттерном переходе транзистора 2 усилительного каскада 1 (фиг. 5б) равно величине напряжения первого источника 3, блока 3 питания. Это обусловле— но тем, что следящая система, состоящая из блока 3 питания, коммутатора

4, усилительного каскада 1, блока

9 сравнения, блока 10 управления и блока 8 суммирования, обеспечивает выполнение неравенства он 1 < 1К, U„з I < IUü, =K E напряжение на коллекторноэмиттерном переходе транзистора 2 усилительного каскада 1, коэффициент приведения напряжения U, к первым входам компараторов 11 и 12 нижнего и верхнего уровней„ который определяется соотношением резисторов 13 и

14 блока 9 сравнения, значение опорного напряжения, подаваемого на второй вход компаратора 11 блока

9 сравнения (фиг. 2), выбираемого из условия обеспечения заданного значения коэффициента нелинейных искажений; напряжение на выходе блока

8 суммирования; напряжение первого источника 3, блока 3 питания; коэффициент деления, .определяющий соотношением резисторов 18 и 19 ячейки блока 8 суммирования при условии, что резистор 20 блока 8 суммирования много больше резистора 19, и ко2994 6 в результате чего формируется управляющий сигнал на выходе компаратора

11 нижнего уровня {фиг. 5в), который является первым выходом блока 9 сравнения, соединенным с первым входом блока 10 управления. Импульсы с вы;хода тактового генератора 23 через первый логический элемент блока 24 распределения поступят на вход "+1" реверсивного счетчика 27, изменяя состояние его выходов, что, в свою очередь, вызовет изменение состояния выходов дешифратора 28. При появлении управляющего сигнала на первом выходе дешифратора 28 открывается соответствующий транзистор коммутатора

4, подключая к усилительному каскаду

1 первый источник 3 (Е ) блока 3

1 питания, тем самым способствуя выполнению неравенства 9 1 2

2 +R поэтому на выходе компаратора 12 верхнего уровня (фиг. 5r), являющемся вторым входом блока 9 сравнения, появится управляющий сигнал, который поступит на второй вход блока 10 управления, в результате чего через (фиг. 3) второй логический элемент блока 24 распределения импульсы с выхода тактового генератора 23 поступят на вход "-1" реверсивного счетчика 27, изменяя состояние его выходов, которые соединены с соответствующими 30 входами дешифратора 28. Изменение состояния выходов дешифратора 28, соединенных с соответствующими входами коммутатора 4, будет происходить до тех пор, пока не появится управ" ляющий сигнал на первом выходе дешифратора 28, открывающий первый транзисторный ключ 5„ коммутатора 4, подключая к усилительному каскаду 1 первый источник 3, блока питания, что,4 в свою очередь, обеспечивает выполнение равенства где U = Е,-U — напряжение на.колl лекторно-эмиттерном

0 переходе (фиг. 5б) тр а нзис тора 2 усилительного каскада 1;

5 153 личеством резисторов 20 в блоке 8 суммирования, ксгто-, рое равно N числу источников в блоке 3 питания, т. е.

Предположим, что в момент времени подключен к усилительному каскаду 1 i-ый источник питания, тогда и

Пкэ1 . )E;) 1 > ив;

i=!

H н=K 2 (;. Е.,—,Е E;)l, I - \ 1=>

Н 1 К 1 5, 1 ф 11 в результате чего на выходе компаратора 11 нижнего уровня управляющий сигнал отсутствует, что запрещает прохождение тактовых импульсов с выхода тактового генератора 23 на вход

"+1" реверсивного счетчика 27, а это вызывает отсутствие каких-либо изменений в состоянии выходов дешифратора 28.

На интервале времени от t до t г справедливо неравенство

)U„I < I K Uêý1 lU, K Е в результате сигнал управления на выходе компаратора 12 верхнего уровня отсутствует, что, в свою очередь, запрещает прохождение импульсов иа выход "-1" реверсивного счетчика 27, и выходы дешифратора 28 своего состояния не меняют.

Если в момент времени t, будут отключены от усилительного каскада 1 все источники блока 3 питания, то становится справедливым неравенст-. вом

lUêý 1 н1

45 Н вЂ” напряжение на нагрузке (фиг. 5а), усилительного каскада 1.

В момент времени t + D t справед2

50 ливо неравенство

11, 11кэ 1 н1 поэтому на выходе компаратора 11 нижнего уровня (фиг. 5в) формируется управляющий сигнал, который разрешает прохождение импульсов с выхода тактового генератора 23 на вход "+1" реверсивного счетчика 27 через пер1532994 вый логический элемент блока распре.деления 24, В результате изменения состояния выходов реверсивного счетчика 27 появится управляющий сигнал на втором выходе дешифратора 28, который откроет транзистор коммута,тора 4, и напряжение питания, пода,ваемое на усилительный каскад 1, бу, дет

Еп= Е,+Е,, при этом напряжение на коллекторно, эмиттерном переходе транзистора 2, усилительного каскада 1

U =E +Е -U =E, Кэ

1 где U — напряжение на нагрузке, tn 1

;а напряжение на выходе блока 8 сум.мирования (фиг. 5д) 20

Ка в а о в

1 !

R(9

К

f3 19 где R R — резисторы первой ячейtg э ки 8,.

Напряжение U =K E с выхода бло" вэ. ка 8 суммирования поступает на четвертый вход блока 9 сравнения, которым является второй вход компарато55 ра 12 верхнего уровня К .

Так как выполняется неравенство

lUq I К1 Ц нэ =К1(Еп 1 г.т )=

К1Е 1 1 6 2 I !

Равенство U в =К, Е следует из того, что при подключении к усили тельному каскаду 1 второго источника

3 (Е ) блока 3 питания открывается

1 диод 17 первой ячейки 8 (фиг. 4) и напряжение, равное Е„-Е,=Е, поступает на первые входы резистора 18 первой ячейки 8, и резистора 21 до30 полнительной ячейки 15, в результате чего открывается транзистор 16 дополнительной ячейки 15, база которого соединена с вторым выводом ре зистора 21, шунтирующим резистор 19 35 дополнительной ячейки 15 „запрещая прохождение напряжения с выхода до полнительной ячейки, которым является точка соединения резисторов 18, 19 и 20 с коллектором транзистора 16, 40 на вход блока 8 суммирования, поэтому на вь|ходе блока 8 суммирования будет напряжение то на выходе компаратора " нижнего уровня управляющий сигнал от утст;" ет, а это, в свою очередь, апреща- ( ет прохождение импульсов с выхода тактового генератора 23 на вход "+1" реверсивного счетчика 27 и, как следствие, изменения состояния выходов дешифратора 28.

Аналогичные процессы будут протекать включительно до момента времени

В момент времени + yt справедливо неравенство и

=К 1 « - Е1 11 ьь 06, .Е Е;)1 (U„

К (r Е;—

1=1 поэтому на выходе компаратора 12 верхнего уровня (фиг. 5г) формируется сигнал, разрешающий прохождение импульсов с вйхода тактового генератора 23 через второй логический элемент блока 24 распределения на вход

"-1" реверсивного счетчика 27, изме- няя состояние его выходов до тех пор, пока не появится управляющий сигнал на N-1 выходе дешифратора 28, открывающий N-I транзистор коммутатора 4, который подключает источник

3, (E „,) блока 3 питания к усилительному каскаду 1, в результате

N-1

IU„l

N-L — =К (g Е,— Q Е.1

=1 поэтому снима. ется управляющий сигнал с выхода компаратора 11 верхнего уровня, запрещается прохождение импульсов с выхода тактового генератора 23 на вход "-1" реверсивного счетчика 27.

Аналогично процесс подключения источника блока 3 питания к усилительному каскаду 1 будет протекать до момента времени t, включительно. В момент времени t„, к усилительному каскаду 1 подключен источник Е, блока 3 питания.

В момент времени „ + а, который соответствует моменту начала работы второго плеча двухчастотного усилителя мощности, имеющего функциональную схему подобную показанной на фиг. 1, напряжение на коллекторнозмнттерном переходе транзистора усилительного каскада 1

1532994

5

40

Так как IK„U =K,(E +ц ) 1у E где U — напряжение на нагрузке, по«. являющееся на коллекторе транзистора

2 усилительного каскада 1 при работе второго плеча двухтактного усилителя мощности, то на выходе компаратора 12 верхнего уровня формируется управляющий сигнал, разрешающий прохождение импульсов с выхода тактового генератора 23 на вход "-1" реверсивного счетчика 27, в результате отключается источник 3 от усилительного каскада 1 и через дополнительный диод 7 к усилительному каскаду

1 подключается дополнительный выход блока 3 питания, а на нулевом выходе дешифратора 28 появляется управляющий сигнал, котбрый подается на первый вход второго логического элемента 26, запрещая прохождение импульсов на вход "-1" реверсивного счетчика

27. Соединение N-го выхода дешифра,тора 28 с первым входом первого логического элемента 25 исключает прохождения импульсов на вход "+1" реверсивного счетчика 27 при подключении к усилительному каскаду 1 источника

3 блока 3 питания.

Предлагаемый усилитель мощности может работать с высоким КПД не только на активную, но и на кбмплексиую нагрузку, так как в момент времени, когда на коллекторе транзистора усилительного каскада неработающего плеча, входящего в состав двухтактного усилителя мощности, появляется напряжение, вызванное работой усилительного каскада второго плеча, цепь питания усилительного каскада неработающего плеча подключается к дополнительному выходу блока питания, что снижает потери мощности в коллекторной цепи транзистора усилительного каскада, а также обеспечивает более низкий уровень нелинейных искажений за счет адаптации к пульсациям напряжения питания и к напряжению на нагрузке, так как выдерживается соотношение между напряжением питания усилительного каскада и напряжением на нагрузке транзистора усилительного каскада, которые задаются неравенством

iU i < I к, U„) <1ц и Н-1

=К (2 E; — Х Е,.)}„

При построении усилителя мощности на транзисторе, полярность которого -. противоположна приводимой в описании, необходимо не только изменить полярность включения диодов коммутатора и блока суммирования, но и поменять местами точки подключения пер" вых и вторых входов компараторов блока сравнения.

Формула изобретения

Усилитель мощности, содержащий усилительный каскад, выполненный на транзисторе, блок питания, выполненный на М последовательно включенйых источниках питания, где И = 1,2, 3..., выходы каждого из которых соединены с входами коммутатора соответственно, выполненного на Ы-1 транзисторных ключах, в коллекторных це.пях которых включено N-1 диодов соответственно, и N-м транзисторном ключе, при этом соответствующие выводы N-1 диодов являются входами коммутатора, отличающийся тем, что, с целью повышения КПД и снижения нелинейных искажений при работе на комплексную нагрузку, введены блок суммирования, блок сравнения, блок управления, прн этом в коммутатор введен дополнительный диод, один вывод которогосоединен с общей шинойблока питанияи дополнитель-ным входомблока сумьп рованияи являет ся дополнительнымвходом коммутатора, а другой вывод соединен с объединенными эмиттерамн всех N транзисторных ключей, N-м входом блока суммирования, третьим входом блока управления и первым входом блока сравнения, коллектор N-ro транзисторного ключа соединен с N-м источником питания и является И-м входом коммутатора, второй вход блока сравнения соединен с выходом усилительного каскада, третий вход является входом для подачи опорного напряжения, четвертый вход соединен с выходом блока суммирования, а первый и второй выходы соединены соответственно с первым и вторым входами блока управления соответственно, причем

2,... N-й выходы блока управления соединены с входами управления 1, 2,... N-ro транзисторных ключей коммутатора, 1,2... (N-1)-й входы которого соединены с 1, 2... (N-1}-м входами блока суммирования соответственно.

1532994

Фиг, У

8

Вх

1532994

1532994

Составитель Н .Дубр овская

Редактор А.Лежнина Техред M,Xoäàíè÷ Корректор Л.Патай

Эаказ 8107/57 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская. наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101