Цифровое устройство для импульснофазового управления статическим преобразователем частоты

 

Изобретение относится к электротехнике. Цель изобретения - повышение быстродействия. Устройство содержит формирователь сигналов синхронизации, блок прерываний, блок контроля выхода команд, блок формирования фазы, блок 5 управления формированием фазы, блок задания угла управления, цифровой блок сравнения, выходной блок. Особенностью устройства является то, что блоки имеют модульную структуру и модули содержат элементы, позволяющие обеспечить максимальную степень независимости при обработке сигналов. Сигналы управления формируются при фиксации запуска триггером, входящим в модуль блока контроля вывода команд, или при поступлении сигнала от блока сравнения, отражающим тот факт, что заданная задержка еще не исчерпана. В итоге длительность цикла счета задержки минимальна, быстродействие и частотный диапазон системы максимальны. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5l)5 Н 02 М 5 27

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

fl0 ИЗОБРЕТЕНИЯМ И OTHPblTHRM

ПРИ ГКНТ СССР! (21) 4336146/24-07 (22) 09.10.87 (46) 07.01.90. Бюл. Р 1 (71) Всесоюзный научно-исследовательский институт электромеханики (72) Ю.М.Быков, В.Г.Гольцов, А.Л.Коган и М.А.Смирнитский (53) 621 . 314 . 27 (088. 8) (56) Быков Ю.М. и др. Микропроцессорные системы импульсно-фазового управления вентилями. — Электричество, 1985, Н 12, с.40. (54) ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ ИМПУЛЬСНО-ФАЗОВОГО УПРАВЛЕНИЯ СТАТИЧЕСКИМ

ПРЕОБРАЗОВАТЕЛЕМ ЧАСТОТЫ (57) Изобретение относится к элекI тротехнике. Цель изобретения — повы-, шение быстродействия. Устройство содержит формирователь сигналов синхроИзобретение относится,к электротехнике, а именно к преобразовательной технике, и может быть использовано для управления трехфазным статическим преобразователем частоты.

Целью изобретения является повышение быстродействия устройства.

На фиг.1 и 2 представлена схема цифрового устройства.

Цифровое устройство для импульснофазового управления статическим преобразователем частоты содержит формирователь 1 сигналов синхронизации, который может быть выполнен, например, на компараторах, и имеет входы

1„ — 11, являющиеся входами устройства, и выходы 1 — 1, блок 2 прерыва„,SU,, 5 4 9 А1

2 низ ации, блок прерываний, блок контроля выхода команд, блок формирования фазы, блок управления формированием фазы, блок задания угла управления, цифровой блок сравнения, выходной блок. Особенностью устройства является то, что блоки имеют модульную структуру и модули содержат элементы, позволяющие обеспечить максимальную степень независимости при обработке сигналов. Сигналы управления формируются при фиксации запуска триггером, входящим в модуль блока контроля вывода команд, или при поступлении сигнала от блока сравнения, отражающим тот факт, что заданная saдержка еще не исчерпана. В итоге длительность цикла счета задержки мини- . мальна, быстродействие и частотный диапазон системы максимальны. 2 ил. ний с входами 2 — 26 и выходами 2 2, блок 3 контроля вывода команд с, входами 3 — .3, первой группой вы- ; ходов 3 Зт и ВТороА Группой выхо дов За — 3 0, блок 4 формирования фазы с первой группой входов-4, — 4 второй группой входов 4 — 4 и треть ей группой входов 4 — 4 > и выходом

4щ, блок 5 управления формированием фазы с входами 5» -. 5, первым выходом 5 и вторыми выходами 5 — 5я, блок 6 задания угла управления, цифровой блок 7 сравнения с управляющим входом 7,, входами 7 и 7> данных и первым и вторым выходами 7 и 7, выходной блок 8 с управляющим входом

8, информационными входами 8 — 8 и выходами 8 — 87.

1534689

Выходы 1» — 16 формирователя через входы 2, — 2> блока 2 соединены с S-входами R — S-триггеров 9 — Il и входами 4 7 — 4> блока 4. Входы

24 — 26 блока 2 соединены с соответствующими выходами 3 — 3 блока 3, входами 4» — 4 блока 4 и входами

5 -- 54 блока 5„ Выходы 27 - 2> соединены с соответствующими входами

3 — 34 блока 3, вход 3„ блока 3 соединен с первым выходом /4 блока 7 и с входом 8, выходного блока 8. Выходы

3 » — 3, блока соединены с соответствук>щими информационными входами 8<

8 выходного блока 8. Входы 44 -46 блока 4 соединены с соответствующими выходами 5 6 — 5 6 блока 5. Выход 4 „, блока 4 соединен с входом !, блока 7.

Выход блока 6 соединен с входом 7 блока 7, блок 3 содержит три идентичных модуля 12 — 14, первые входы 12»

14, модулей соединены с соответствующими входами 3 — 34 блока 3. Второй 122 и третий 12> входы первого модуля 12 соединены соответственно с первыми выходами 13 и 14 двух других модулей, второй и третий входы

13 и 13 второго модуля 13 соединены соответственно с первыми выходами

12> и 14 первого и третьего модулей

14, второй и третий входы 14,2 и

14 > третьего модуля 14 соединены с первыми выходами 12 у и 13 первого

12 и второго 13 модулей четвертые входы 12+ — 144. модулей являются входом 3, блока контроля. Выходы 12 —

14 являются выводами первой группы выходов 3 — 3» блока 3, вторые выходы 126 — 146 модулей 12 — 14 являются выходами 3 — З,о второй группы блока 3. Блок 4 содержит генератор .

15 тактовых импульсов и три идентичных модуля 16 — 18, первые входы 16

Третьи входы 16 з — 18 модулей 16—

18 соединены с выходом генератора 15, а четвертые входы 16,» — IS». модулей являются соответствующими входами третьей группы входов 4, - 4> блока

4, Выходы Ib — 18 модулей 16 — 18 соединены и являются выходом 4»»> бло-, ка 4. Блок 5 содержит элеь»ент ИЛИ 19 и три идентичных модуля 20 — 22 с входами 20 „ - 22» и 20 — 22 и выходами 20> — 223 входы 20„— - 22» и выходь 20 - 22 соединены с соответствующими входами 5 — 5< и выходами 56 — 5»» блока 5. Входы 20

22 модулей 20 — 22 соединены входом 5„ блока 5. Выходы 20 > — 22з соединены с входами элемента 19, выход которого является выходом 5> блока

5. Блок 6 может содержать узел 23 ввода задания угла управления и регистр 24 хранения задания. Выходной блок 8 содержит выходной регистр 25 и три идентичных модуля 26 — 28 хранения выводимых команд управления.

Вход управления регистра 25 является входом 8, управления выходного блока 8. Информационные входы 8 —

84 выходного блока соединены с соответствующими входами управления модулей 26 — 28, выходы данных которых соединены с входом данных регистра 25, выходы регистра 25 являются выходами 8 „ - 8-» блока и устройства.

Каждый модуль блока 3 содержит первый 29 и второй 30 элементы И, элемент И1И-НЕ 31, элемент 32 задержки, R — - S-триггер 33. Первый вход элемента 29 является первым входом модуля, второй и третий входы модуля являются входами элемен" à 31, выход которого связан с. вторым входом элемента 29, его выход связан с S-входом триггера 33. Выход триггера 33 соединен с первым входом элемента

30, выход которого соединен с входом элемента 32. Выход элемента 32 соединен с R-входом триггера 33. Каждый модуль 16 — 18 блока 4 содержит счетчик 34, регистр 35 памяти и коммутатор 36. Входы управления коммутатора

36, регистра 35, счетчика 34 являются соответственно первым, вторым и четвертым входами модуля. Тактовый вход счетчика 34 соединен с третьими входами 16 - 18э модулей. Выход счетчика 34 соединен с входом регистра 35, выход регистра 35 соединен через коммутатор 36 с выходами модулей 16 — 18 . Модули 20 — 22 блока

5 содержат первый и второй одновибраторы 37 и 38, элемент 39 И и эле.мент ИЛИ 40. Входы одновибраторов 37 и элементов 39 являются первыми входами 20, — 22,модулей 20 — 22. Вторые входы элементов 39 являются вторыми входами 20 — 22 модулей 20 — 22.

Выход элемента 39 соединен с входом второго одновибратора 38, выходы од5 1534 новибраторов 37 и 38 соединены с входами элемента 40, Выходы элементов

40 являются выходами 20 — 22з модулей 20 — 22..Выход 5 через элез

5 мент 41 задержки соединен с входом

7 .

В работе устройства возможны два режима, отличающиеся величиной угла управления. 10

В первом режиме к моменту формирования очередного сигнала синхронизации отсчет угла управления закончен, соответствующая команда управления вентилями преобразователя выве. дена и блоки устройства находятся в исходном состоянии, т.е. все триггеры сброшены, счетчики не работают, выходы регистров 35 в модулях блока

4 отключены коммутаторами 36 от вы- 20 хода 4 о, на всех выходах элементов

29, 30, 39 и 40 установлен уровень нуля, на выходах элементов 31 - уровень единицы. Пусть на входе 1„ мгновенное значение напряжения соответст- 25 вует порогу срабатывания компаратора формирователя 1. С выхода 1 формирователя сигнал поступает на вход 2 блока 2 и вход 4 третьей группы входов блока 4. С входа 4 сигнал че- др рез четвертый вход 16< модуля 16 поступает на вход управления счетчика

34, устанавливает его в исходное положение и запускает его. С входа

2.! блока 2 сигнал поступает на вход триггера 9 и устанавливает его в состояние "1" на выходе. Время переключения триггера 33 выбирается несколько большим длительности сигнала синхронизации для исключения од- 40 новременного появления сигналов на входах триггеров блока 2. С выхода триггера 9 через выход 2> блока 2 сигнал поступает на вход 3 блока 3, первый вход 12 первого модуля 12 и 45 первый вход элемента 29. На втором 12 и третьем 12> входах модуля 12 в это время поддерживаются сигналы, в ре- зультате чего на выходе элемента 31 вырабатывается сигнал "1", поступаю- 50 щий на второй вход элемента 29. С его выхода сигнал поступает на 8-вход триггера 33 и устанавливает его в состояние "1". Выходной сигнал триггера поступает на первый выход 12 первого модуля 12, вторые входы 13 и 14@ модулей 13 и 14, блокируя восприятие возможных следующих прерываний до того момента, когда триггер

689 6

33 в первом модуле 12 будет сброшен. в состояние "0". Сигнал с выхода триггера 33 через первый выход 12> первоro модуля 12 и первый выход 3 первой группой выходов блока 3 поступает также на первый вход 4< первой группы входов блока 4 и первый вход 5 первой группы входов блока

5. В результате с входа 4 блока 4 через вход 16„ модуля 16 сигнал поступает на вход управления коммутатора 36 и переводит его в открытое состояние. Подготовлен канал для вы" вода данных из регистра 35 в виде комбинации сигналов на втором входе

7 блока 7. Сигнал с входа 5 блока

5 поступает на вход одновибратора

37, он вырабатывает сигнал, который проходит через элемент 40, поступает на выход 20> модуля 20, на выход 5 группы выходов блока 5. С выхода 5 блока 5 через вход 4 блока 4, вход

16 модуля 16 сигнал поступает на вход управления регистра 35 и обеспечивает запись кода текущего значения фазы, отсчитанного счетчиком 34.

Полученный таким образом в регистре

35 код поступает на второй вход 7з блока 7. Сигнал с выхода 20> модуля 20, вызвавший запись данных в регистр 35, через элемент 19 поступает на выход 5 блока 5 и через элемент 41 на вход 7 блока 7. Величина задержки элемента 41 выбирается большей времени установления состояния в регистре 35. По сигналу на входе 7 блок 7 осуществляет сравнение данных, поступающих через первый 7 и второй

7 входы. В результате работы блока 7 схемы сравнения на одном из ее выходов — первом 7 или втором 7 вырабатывается сигнал, причем сигнал на выходе 74 соответствует случаю, когда текущее значение фазы больше или равно заданному блоком 6 углу управления, сигнал на выходе 7 соответствует случаю, когда текущее значение фазы меньше заданного . Пусть имеет место последний случай. Сигнал с выхода 7 через вход 5 блока

5 поступает на вторые входы 20 —

22 модулей 20 — 22, но поскольку только в модуле 20 на первом входе

20 имеет место сигнал, то только там второй одновибратор 38 вырабатывает сигнал, который через элемент

40 поступает по упомянутой ранее цепи на вход управления регистра 35.и

1534689 организует запись нового значения фазы, которое, как и предыдущее, сравнивается с помощью блока 7 сравнения с заданием блока 6. Когда в очеред5 ном цикле сравнения вырабатывается сигнал на выходе 7, он поступит на вход 3 блока 3 и на четвертые входы

12 — 14 модулей 12 — 14, а в модулях — на вторые входы вторых элемен10 тов 30, но только в первом модуле

12 на втором входе элемента 30 поддерживается сигнал, обеспечивающий вывод через этот элемент сигнала на выход 12в и далее через выход 3 блока 3, на вход 8 блока 8, в результате чего формируется команда управления путем подключения одного из модулей 26, 27 или 28 блока 8 к входу регистра 25. Вывод команды осуществляется регистром 25 в соответствии с сигналом на его управляющем входе

8 <. Сигнал с выхода элемента 30 модуля 12 поступает через элемент 32 задержки на R-вход триггера 33, в ре- 25 зультате чего он переходит .в исходное состояние и устройство готово к обработке очередного сигнала синхронизации. При формировании сигналов синхронизации на втором или третьем выходах 1> или 1 блока 1 работа происходит аналогично, только активные сигналы вырабатывают соответственно второй ипи третий триггеры 10 или 11 блока 2, вторые или третьи модули в

35 блоках 3, 4, 5 и 8.

Во втором режиме работы к моменту формирования очередного сигнала синхронизации — пусть это будет сигнал на выходе 1 блока 1 — фаза, отсчитанная счетчиком 34 и записанная в очередном цикле в регистры 35 меньше заданного в блоке Ь угла управления.

Команда, соответствующая сигналу синхронизации с выхода 1 блока 1, еще не выведена, триггер 33 установлен в состояние "1" на выходе. Сигнал синхронизации с выхода 1> через вход 4 блока 4 и вход 17 модуля 17 поступает на вход управления счетчика 34, 50 устанавливает его в исходное положение и запускает его„ Начинается отсчет фазы во втором канапе. Сигнал синхронизации с выхода 1 через вход

2 блока 2 поступает также на S-вход триггера 10. Он переходит в состоя55 ние "1" на выходе, Этот сигнал с выхода 2 блока 2 через вход 3„ блока

3 и вход 131 модуля 13 поступает на один из входов элемента 29. На входе ! 3 модуля 13 в это время поддержива2 ется rèãíàë "1" поступающий с выхода

12 модуля !2, На выходе элемента 31 этому сигналу соответствует сигнал

"0, который поступает на второй вход элемента 29 ., что препятствует дальнейшему прохождению сигнала, поступившего на первый вход. Между тем продолжаются циклы считывания текущих значений счетчика 34 в регистр

35, вывод их через коммутатор 36 на второй вход блока 7 и сравнение их с заданием, поступающим на первый вход этого блока. Очередной цикл начинается сразу же по окончании предыдущего вывода сигнала на выход 7> блока 7.

Этот сигнал поступает на вход 5 блока 5 и далее вызывает активные действия только и модуле 20, так как только у него на первом входе поддерживается сигнал "1". Последовательность действий аналогична описанной выше для первого случая. После того, как текущее значение фазы достигнет заданной величины, будет выведен сигнал на выход 7 блока 7, аналогично описанному ранее будет выведена команда на выход устройства и триггер

33 в моцупе 12 переведен в состояние

"0". В результате сигнал на входе

13 модуля 13 принимает значение

"0", снимает запрет на прохождение сигнала с входа !3 через элемент 29 на установку триггера 33 в модуле

13. Далее работа осуществляется аналогично описанному, но в ней участвуют триггер 10, модули 13, 17, 21 и 27.

Таким образом, работа устройства для импульсно-фазового управления преобразователем основана на вертикальном принципе. Отсчет фазового угла в каналах устройства ведется независимо параллельно. Общие элементы устройства используются только для периодического сравнения текущего и заданного значений фазы и угла управления и принятия решений о моменте формирования сигналов управлений„

Длительность цикла измерения текущего значения фазы и сравнения его с заданным не связана с тактовой частотой измерения фазы и определяется только временем, непосредственно необходимым дпя ввода сравниваемых значений, выполнения операции сравнения к принятия решения по результатам

1534689 сравнения, после чего начинается следующий цикл, что обеспечивает высокое быстродействие. Это позволяет применять устройство в преобразователях высокой частоты. С другой сто5 роны, при использовании на низких частотах устройство обеспечивает более высокую точность работы.

Формула из об ре тения цифровое, устройство для импульсно-фазового управления статическим преобразователем частоты, содержащее формирователь сигналов синхронизации, три входа которого являются входами устройства, цифровой лок сравнения, блок формирования фазы, содержащий три модуля и имеющий три группы входов по три входа в каждой и выход данных, блок управления формированием фазы, первый выход которого через элемент задержки связан с входом управления цифрового блока 25 сравнения, блок задания угла управления, выход данных которого связан с первым входом данных цифрового блока сравнения, выходной блок, содер" жащий три модуля хранения команд, управления и выходной регистр, выходы которого являются выходами блока и устройства, управляющий вход соединен с первым выходом цифрового блока сравнения, входы регистра соединены с выходами модулей хранения команд управления, входы которых являются информационными входами выходного блока, каждый модуль блока формирования фазы содержит коммутатор и регистр памяти, выход данных регистра памяти соединен с входом данных коммутатора, выходы данных всех коммутаторов являются выходом данных блока формирования фазы, входы управления коммутато- 4> ра и регистра памяти являются соответственно первым и вторым входами модуля и соответствующими входами первой и второй групп входов блока формирования фазы, выход данных блока формирования фазы соединен с вторым входом данных цифрового блока сравнения, входы второй группы входов блока формирования фазы соединены с соответствующими вторыми выходами блока управления формированием фазы, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия,оно ,снабжено блоком прерываний, содержащим три К вЂ” $-триггера, блоком контроля вывода команд, содержащим три модуля, каждый иэ которых содержит два элемента И, элемент ИЛИ-НЕ, элемент задержки и R — - S-триггер, блок формирования фазы снабжен генератором тактовых импульсов, каждый модуль этого блока снабжен счетчиком, блок управления формированием фазы содержит элемент ИЛИ и три модуля, каждый из которых содержит два одновибратора, элемент И и элемент ИЛИ, причем S-входы R — S-триггеров блока прерываний соединены с соответствующими выходами форйирователя сигналов синхронизации и с соответствующими входами третьей группы входов блока формирования фазы, в каждом модуле которого вход управления счетчика является третьим входом модуля и соответствующим входом третьей группы входов блока формирования фазы, счетный вход счетчика каждого модуля соединен с выходом генератора тактовых импульсов, выходы счетчика в каждом модуле соединены с входами регистра памяти, выходы R — S-триггеров блока прерываний соединены с соответствующими входами группы первых входов блока контроля, вывода команд, R-входы укаэанных R — S-триггеров соединены с соответствующими выходами первой группы выходов блока контроля вывода команд и входами первой группы входов блока формирования фазы и группы первых входов блока управления формированием фазы, выходы второй группы выходов блока контроля соединены с соответствующими информационными входами выходного блока, второй вход блока контроля вывода команд соединен с первым выходом цифрового блока сравнения, второй выход которого соединен с вторым входом блока управления формированием фазы, первые входы модулей блока контроля ,вывода команд являются первыми входами блока, второй и третий входы каждого модуля соединены с первыми выходами двух других модулей, четвертые входы модулей соединены и являются вторым входом блока контроля вывода команд, первые и вторые выходы модулей являются выходами соответственно первой и второй групп выходов блока контроля вывода команд, и каждом модуле укаэанного блока, входы элемента ИЛИ-HF. являются вторым и третьим

11 15 входами модуля, выход элемента ИЛИ-HE соединен с первым входом первого элемента И, второй вход которого является первым входом модуля, выход элемента И соединен с S-входом R — Sтриггера, выход которого является первым выходом модуля и соединен с первым входом, второго элемента И, второй вход которого является четвертым входом модуля, выход второго элемента И является вторым выходом модуля и соединен с входом элемента задержки, выход которого подключен к R-входу Rs-триггера, первые входы модулей блока управления формированием фазы являются соответствующими первыми входами указанного блока, Зч 689 12 вторые входы модулей соединены и являются вторым входом блока, выходы модулей являются вторыми выходами

5 блока и соединены с входами элемента HJIH, выход элемента ИЛИ является первым выходом блока управления формированием фазы, вход первого одновибратора. является первым входом мо1д дуля блока управления формированием фазы и соединен с первым входом элемента И, второй вход которого является вторым входом укаэанного модуля, выход первого одновибратора соединен

15 с первым входом элемента ИЛИ, выход элемента И через второй одновибратор подключен к второму входу элемента ИЛИ, выход которого является выходом модуля.

1е

lg

)534689

УСоставитель В.Миронов

Редактор Н. Лазаренко Техред М.Ходанич Корректор М.Шароши

Заказ 53 Тираж 485 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101