Сумматор-вычитатель

 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах, работающих в произвольных системах счисления. Целью изобретения является расширение функциональных возможностей за счет алгебраического сложения чисел в прямых произвольных P-ичных кодах и повышение быстродействия. Сумматор-вычитатель содержит в каждом P-ичном разряде блок 11 поразрядного сложения для вычисления предварительного результата данного разряда и блок 12 поразрядной коррекции для коррекции предварительного результата, а также цепи 1, 2 распространения ускоренного переноса-заема и элементы ИЛИ 3, 4, И 5-10. При наличии ускоренного переноса-заема данного разряда ускоренный перенос вырабатывается одновременно в двух узлах формирования ускоренного переноса-заема, а выбирается в зависимости от режима перенос-заем одной из цепей. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 06 Г 7 49

ОПИСАНИЕ ИЗОБРЕТЕНИЯ с

) 4)иг.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4404099/24-24 (22) 04.04,88 (46) 15.01 90. Бюл, № 2 (75) А.Ю,Глазачев (53) 68).325.5(088.8) (56) Авторское свидетельство СССР № 1095173, кл. G 06 Г 7/49, 1984.

Карцев И.А.Арифметика цифровых машин. И,: Наука, 1969, с.186-189, рис. 2-24. (54) СУ1ИАТОР-ВЬ1ЧИТАТЕЛЬ (57) Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах, работающих в произвольных системах счисления. Целью изобретения, является расширение функциональных. возможностей за счет алгебраического сло„„SU„„1536373 А1

2 жения чисел в прямых произвольных

P-ичных кодах и повышение .быстродействия. Сумматор-вычитатель содержит в каждом Р-ичном разряде блок 11 поразрядного сложения для вычисления предварительного результата данного разряда и блок 12 поразрядной коррекции для коррекции предварительного результата, а также цепи 1, 2 распространения ускоренного переноса-заема и элементы ИЛИ 3, 4, И 5-10. При наличии ускоренного переноса-заема данного разряда ускоренный перенос вырабатывается одновременно в двух узлах формирования ускоренного переноса-заема, а выбирается в зависимости от режима перенос-заем одной иэ цепей, 4 ил.

1536373

40

Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах, работающих в произвольньгх системах счисления, 5

Цель изобретения — расширение функциональных возможностей за счет алгебраического сложения чисел в прямых произвольных P-ичных кодах и повышение быстродействия.

На фиг. 1 изображена функциональная схема сумматора-вычитателя; на фиг. 2 — функциональная схема блока поразрядного сложения; на фиг. 3схема узла формирования сигналов пе- реноса-заема и разрешения; на фиг.4схема блока поразрядной коррекции.

Сумматор-вычитатель содержит первую 1 и вторую 2 цепи распространения ускоренного переноса-заема, элементы ИЛИ 3, 4, элементы И 5-10, а в каждом P-ичном разряде блок 11 поразрядного сложения и блок 12 поразрядной коррекции, Первая 1 и вторая 2 цепи распространения ускоренного йереноса-.заема содержат поразрядные узлы формирования ускоренного переносазаема 13 и 14 соответственно и шины переносов-заемов 15 и 16 соответственно. Сумматор-вычитатель имеет выходные шины l7 кода результата„ выходную шину 18 знака результата, шину 19 переполнения, шину 20 выхода старшего разряда первой цепи 1 распространения ускоренного переносазаема, входные шины 21„ 22 знаков слагаемых, входные шины кодов 23 и 24, шины 25 кода основания системы счисления, шину 26 сложения -вычитания (а®Ь), первую шину 27 вычитания (а Ь), вторую шину 28 вычитания (a Ь),.шину 29 первого режима,вычитания (+), шину 30 второго режима вычитания (-), Блок 11 поразрядного сложения имеет входы 31 и 32 слагаемых, входы 33 кода основания, первый

34 и второй 35 входы вычитания, вход

Зб сложения-вычитания, вход 37 второго режима вычитания, выходы 38.кода

50 (П), выход 39 переноса-заема (Р), выход 40 разрешения переноса-заема (R) °

Блок 12 поразрядной коррекции имеет входы 41 кода, входы 42 кода основания, первый вход 43 переноса, вто55 рой вход 44 переноса, вход 45 первого режима вычитания, вход 46 второго режима вычитания, выходы 47 кода.

Блок 11 поразрядного сложения содержит двухвходовые сумматоры 48 и 49, трехвходовые сумматоры 50 и 51, группы 52 — 56 элементов СУМ1А ПО

ИОДУЛЮ ДВА, элементы НЕ 57 — 59, многовходовой элемент ИЛИ-НЕ 60, многовходовой элемент И 61, коммутатор 62 и узел 63 формирования сигналов переноса-заема и разрешения (фиг, 3), содержащий элементы И. 64-67 и элементы.И-ИЛИ 68 и 69. Блок 12 поразрядной коррекции содержит двухвходовые сумматоры 70 и 71, узел 72 сравнения, первую 73, вторую 74 и третью 75 группы элементов И, группу 76 элементов ИЛИ, элемент И-ИЛИ 77, элементы

И 78 — 80 элемент И-HE 31, элемент

НЕ 82. ,Сумматор-вычитатель (фиг. 1) работает следующим образом.

Слагаемые (а,А) и (Ъ,В) записываются в прямых кодах, каждый разряд которых может быть представлен в любой Г-ичной системе счисления, где а,b — знаки слагаемых, A, — значащие части слагаемых, Знаки слагаемых подаются по шинам 21, 22 знаков слагаемых. Р-ичные разряды значащей части слагаемых подаются по шинам

23 (j), 24 (1) в cooTBетствующих

P-ичных разрядах, где (j) — номер соответствующего P — ичного разряда.

Код основания системы счисления P подается в соответствующие à — ичные разряды по шинам 25 (j). Знак результата с выхода элемента 4 ИЛИ выдается на шину 18, значащая часть результата выдается на шины 17 в прямом коде.

В случае возникновения переполнения разрядной сетки при сложении на шину

l9 выдается сигнал переполнения с выхода элемента И 8. Указанные шины

21 — 24 и 18 — 19 являются внешними.

Кроме того, сумматор-вычитатель имеет внутренние шины; На нину 20 подается сигнал ускоренного переноса-заема с выхода старшего разряда цепи 1 распространения ускоренного переносазаема. На шину 26 сложения-вычитания с выхода элемента ИЛИ 3 подается сигнал ноль, отображающий реализацию сложения, или сигнал единица, отобра-. жающий реализацию вычитания. На первой шине 27 вычитания образуется сигнал единица с выхода элемента И 6 в случае, если знаки слагаемых различ- 1 ны и на шинах 21 (-), 22 (+), На второй шине 28 вычитания с выхода эле5 1536 мента И 7 образуется сигнал единица в случае, если знаки слагаемых различны .и на шинах 21 (+), 22 (-). Если( на выходе старшего разряда первой це-. пи 1 распространения ускоренного пе- реноса-заема и на шине 20 есть сигнал единица, то в случае сложения это является переполнением разрядной сетки и на выход 19 с выхода элемента И

8 выдается сигнал переполнения, а в случае выполнения вычитания на шину

30 второго режима вычитания с выхода элемента И 9 выдается сигнал единица, означающий получение отрицательного результата при выполнении вычитания.

Если на выходе старшего разряда первой цепи 1 распространения ускоренного переноса-заема и на шине 20 нет сигнала (ноль), то B случае выполнения вычитания на шину 30 второго режима вычитания с выхода элемента И 9 выдается сигнал единица,.означающий получение отрицательного результата при выполнении вычитания. Если на выходе старшего разряда первой цепи 1 и на шине 20 нет сигнала (ноль), то в случае выполнения вычитания на шину

29 первого режима вычитания выдается. сигнал единица с выхода элемента 10И.

Ускоренный перенос — заем в каждый Ричный разряд определяется в узлах 13, 14 согласно выражению для е1 и е2: е1(j) = D(j) + D(j + 1)R(j) +

+ D(j + 2)R,(j + 1)К(1)+... (1) I

Для е2 выражение аналогично. Первая цепь 1, состоящая из узлов 13, имеет иэ предмладшего разряда перенос-заем значения ноль. Вторая цепь

2, состоящая из узлов 14, имеет из предмладшего разряда перенос-заем значения единица, Вторая цепь 2 введена для получения правильного результата (беэ ошибки на единицу младыего разряда) при вычитании и общем отрицательном результате, для чего в младший разряд из предмладшего подается дополнительная единица, Получение выходного кода Ц каж(( дого P è÷íîãî разряда производится следующим образом, Сначала образуется нескорректированное значение кода П данного P-ичного разряда. Одновременно с кодом П( образуются значения переноса-заема D и разрешения переноса-заема R данного (P-ичного разряда, которые подаются (2) или А+ ВъР, где P — 1 — значение старшей цифры, ипользуемой в данном разряде системы

30 счисления, Разрешение переноса через данный разряд образуется, если сумма чисел данного разряда равна

А+ В>Р- 1

Л + В = à — 1 (3) Если знаки исходных чисел (-+) или (+-), то в этом случае производится вычитание. При вычитании в P40 ичной системе счисления данный разряд требует заем из более старшего, если разность чисел данного P-ичного разряда

А- В(0 (4) или  — А <О

Разрешение заема через данный Pичный разряд образуется, если выполняется равенство

A= В. (5)

Таким образом, при выполнении сложения в каждом разряде одновременно требуется образование двух сумм, одна из которых правильная, Сумма

55 С=А+В (6) образуется на выходе двухвходового сумматора 48 (фиг, 2) и является правильной, если нет переноса из данно373 6 по шинам 15 и 16 переносов-заемов на соответствующие входы узлов 13 и 14 первой 1 и второй 2 цепей всех более старших P-ичных разрядов. По значениям переносов-заемов D и разрешений

R всех предыдущих P-ичных разрядов на выходах узлов 13 и 1-4 согласно выражению (1) образуются значения ускоренных переносов-заемов е1(1) и

e2(j) соответственно первой 1 и вто рой 2 цепей распространения ускоренного переноса-заема, которые подаются на входы 43, 44 блоков 12 поразрядной коррекции соответствующих P-ичных разрядов для получения скорректированного значения кода II> данного

P-ичного разряда. Если знаки исходных чисел (++) или (†), то произво20 дится сложение. В Р-ичной системе счисления в каждом Р-ичном разряде перенос из данного разряда образуется, если сумма чисел данного разряда

1536373

П = P + (К вЂ” )), го разряда, т.е. D = О при А + В< P.

Сумма по модулю P

С = А+  — P = А+В+Р+1 (7)

t образуется на выходе трехвходового сумматора 50 (фиг, 2) и является правильной, если есть перенос из данного разряда, т.е. D = 1 при А + В >Р— 1.

К полученным в каждом Р-ичном раз10 ряде поразрядным суммам С или С при наличии ускоренного переноса в данный Р-ичный разряд нужно прибавить, единицу по модулю P. При отсутствии ! ускоренного переноса добавлять единицу не нужно. Полученные значения ! кодов P-ичных разрядов являются в совокупности окончательным результатом сложения в прямом коде„ Если П = С

1 И или П = С, то при D =- О П = П, а при 0 = 1 П " =- П + 1. При выполнении вычитания может возникнуть два слу"

, чая.

В первом случае при вычитании общий результат положителен и записан в прямом коде или равен нулю, а в каждом. разряде при D = О образуется одна из двух разностей, С=А — В=А+В+1

Во втором случае при вычитании o6щий результат отрицательный. Вычислейия, проведенные в P-ичных разрядах по выражениям (3), (9) для второго случая вычитания, дают общий отрицательный результат в дополнительном коде. Рассмотрим процесс получения результата в прямом коде для второго случая вычитания, когда общий результат отрицателен. Пусть для второго случая по формулам (3)„ (9) в каждом разряде образуется код К, равный С или С . При наличии ускоренного заема скорректированный код равен K - 1, а при отсутствии ускоренного заема К, Окончательный код каждого разряда при переводе всего результата из дополнительного кода в прямой соответствует выражениям где П образуется при отсутствии ускоренного заема второй цепи е2 = О, П образуется при наличии ускоренного заема второй цепи е2

Для дополнительного кода каждого

Р-ичного разряда можно записать илиС= — A=8+A+ на выходе двухвходового сумматора 48, которая выбирается при отсутствии заема из данного разряда, т,е, D = О при А — ВЪ 0 или В.- А» О. 35

При D = 1 образуется одна из разностей

С = Р+А-В = Р+А+В+1 (9) или С =Р.+ — A=P+B+A+1 40

P на выходе трехвходового сумматора 50, которая выбирается.при наличии заема из данного разряда, т,е, Р = 1 при

А — В (0 или  — А< О. Из полученной в любом P-ичном разряде поразрядной суммы при наличии из данного разряда ускоренного заема нужно вычесть единицу по модулю Р, а при отсутствии ускоренного заема единицы вычитать

5Q не нужно. При вычитании единицы из ,кода нуля образуются значения старшей цифры используемой системы счисления, P — 1. Полученные значения кодов P-ичных разрядов являются в сово55 купности окончат ельным положительным результатом вычитания в прямом коде.

Если П = С при П = С,, то при D =О

П :=П,априD=1П=П вЂ” 1.

Кд,„= К+ 1, где т — разрядность одного P-ичного разряда.

Учитывая, что в каждом P-ичном разряде вычисления производятся по модулю Р, из выражений (11) можно записать — K = K + 1, тогда получим

К=-(К+ )), К вЂ” ) = -K, Подставив выражения, ) 2) вместо значений K u K — 1 в выражениях ()0), и получимП=Р— K — 1иП=P-К,, а отсюда получим

П =П+ 1. (13) Таким обр азом, во втором случае вычитания при наличии ускоренного заема можно получать скорректированный результат каждого P-ичного разряда в прямом коде без предварительного получения дополнительного кода, определив сначала нескорректированный результат в прямом коде.

Для второго случая вычитания,.когда общий результат отрицательный, 1536373 при отсутствии заема из данного разряда (Р = О) в Р-ичном разряде выполняется действие согласно одному из двух выражений для общего результата в дополнительном коде.

К = А - 3 или К=  — A. (14) Этим выражениям соответствуют вы- 10 ражения для обцего отрицательного результата в прямом кодеС = Р + 3 + А

1 или Сг = Р+А+ В. (15?

Преобразование для K = А — В можно получить, преобразуя первое из двух выражений (10) с помощью выражений (12) и (14) 20

С = P + K = P — (K + 1) = Р

P (А — В + 1) = P — А + 3 — 1

P + B + A.

Для выражения К =  — А преобразование производится аналогично, Для второго случая вычитания, при наличии заема из данного разряда D = 1,. в Р-ичном разряде выполняется одно из двух выражений с получением обще- 0 го результата в дополнительном коде

К = Г + А — 3 (16) или К=P+3 — А.

Данным выражениям соответствуют . 35 выражения для общего отрицательного результата в прямом коде

С = В + Л

С = А+ 3, (17)

40 или которые можно получить, преобразуя первое из двух выражений (10) с по.мощью выражений (12) и (14) . Для выражения K = Р + А — В, С = Р + K =

Р— (К+ 1) =Р— (Р+А — В+ 1)= 45

B — А — 1=В+А,ДпяK=Р+ —.А преобразование производится аналогично °

Выражения (15) при D = О выполня50 ются на трехвходовом сумматоре 51, а .выражения (17) при D = 1 выполняются на двухвходовом сумматоре 49. Коды А, В и Р поступают на входы 31, 32 и 33 блоков 11 (j) поразрядного сложения

55 соответствуюцих P è÷íûõ разрядов.

Каждая из групп 52 — 56 элементов

СУММА ПО МОДУЛ10 ДВА содержит (тп) элементов СУММА ПО МОДУЛЮ ДВА, равное количеству двоичных разрядов в одном

Р-ичном разряде (фиг. 2). На первые

-входы всех (m) элементов СУММА ПО MO-1

ДУЛ10 ДВА групп 52 — 56 подается управляюций сигнал соответственно с входов 34 и 35, с выхода элемента НЕ

57, с входов 35 и 34. а вторые входы элементов СУ11ИА ПО ИОДУЛ10 ДВА каждой группы 52 — 56 подаются соответственно коды А, 3, Р, А, В входных чисел данного P-ичного разряда. В зависимости от знаков исходных чисел по сигналам шин 26 — 28 на выходах элементов -СУ1Я А ПО МОДУЛ10 ДВА 52 — 56 образуются прямые или инверсные значения кодов А, 3, P А, 3, которые подаются на входы сумматора 48 в соответствии с выражениями (6), (8), на входы сумматора 51 в соответствии с выражениями (15), на входы сумматора 49 в соответствии с выражениями (17). На выходах сумматоров 48, 50, 51, 49 образуются по модулю P указанные суммы, которые подаются на коммутатор

62. На выходе элемента ИЛИ-HE 60 образуется сигнал "1" в случае, если на выходах сумматора 48 все нули а на выходе переноса сумматора 48 лог,"1". (есть перенос). При этом на входы сумматора 48 подаются числа соггасно выражениям (3) в режиме вычитания.

Сигнал "1" с выхода элемента ИЛИ-HE

60 определяет результат, равный нулю, в режиме вычитания, т.е. разрешение заема через Г-ичный разряд в режиме вычитания, На выходе элемента И 61 образуется сигнал "1", если на выходах трехвходового сумматора 50 все единицы, а на выходе переноса сумматора 50 лог, "О" (нет переноса). При этом на входы сумматора 50 подаются числа согласно выражениям (7) в режиме сложения. Сигнал "1" с выхода элемента И 61 определяет результат, равный "-1", в режиме сложения согласно выражениям (3), (7), что соответствует наличию разрешения переноса через Р-ичный разряд при сложении. Сигналы с выходов элементов ИЛИ-HE 60 и И 61 подаются на входы элемента

И-ИЛИ 69, на выходе которого образуется сигнал разрешения переноса-заема R (фиг. 3). На выходе переноса сумматора 48 при вычитании согласно выражениям (8), (4) образуется сигнал "0" в случае, если разность меньше нуля. В этом случае есть сигнал

"3aeM" при вычитании, который пере1536373 дается через элемент НЕ 58 на элемент И-ИЛИ 68 (фиг. 2,3) . На выходе переноса трехвходового сумматора 50 при выполнении сложения реализуется выражение (7) . Если значение сигнала

5 на выходе переноса трехвходового сумматора 50 равно "1", то выполняется выражение (2), при сложении означающее наличие переноса из данного Р-ич10 ного разряда. Если на выходе переноса трехвходового сумматора 50 "0",. то перенос при, сложении из данного

P-egzoro разряда отсутствует. Значение переноса подается на элемент ИЯЛИ 68, на выходе 39 которого при сложении образуется перенос, а при. вычитании — заем из данного P-ичного разряда (фиг. 2. 3), На выходах элементов И 64 — 67 (фиг. 3) образуются ! сигналы, которые подаются на управляющие входы коммутатора 62. На выходе .. элемента И 64 образуется сигнал "1" в случае выполнения сложения или вычитания с положительным результатом 25, и отсутствия сигнала переноса.-заема (D=0) на выходе 39 данного разряда, Данным сигналом на выходе 38 блока

11 подключаются выходы сумматора 48.

На выходе элемента И 65 образуется 30 сигнал "1" в случае выполнения сложения или вычитания с положительным результатом и наличия сигнала. переноса-заема (D = 1) на выходе 39 блока

11. Данным сигналом на выход 38 блока 11 подключаются выходы сумматора

50. На выходе элемента И 66 образуется сигнал "1" в случае выполнения вычитания с отрицательным результатом при отсутствии переноса-заема (D О) на выходе 39 блока 11. Данным сигналом на выход 38 блока 11 подключаются выходы сумматора 51. На выходе элемента И 67.образуется сигнал "1" в случае выполнения вычитания с отрицательным результатом при наличии переноса-заема. (D 1) на выходе 39 блока 11. Данным сигналом на выход 38 блока 11 подключаются выходы сумматора 49.

Таким образом, на выходах 38 блока 11 образуется нескорректированная сумма П данного разряда, выраженная в системе счисления с оснонанием P

55 данного разряда. Нескорректиронанная поразрядная сумма П подается на нходы 41 блока 12 поразрядной коррекции этого же разряда, 12

На выходах 39 и 40 блока 11 образуются соответственно сигналы переноса-заема и разрешения переноса-заема данного P-ичного разряда, которые подаются по шинам 15 и 16 переносовзаемов на входы узлов ;l3 и l4 формирования ускоренного переноса-заема более старших Р-ичных разрядов первой 1 н второй 2 цепей.

Рассмотрим работу блока 12 поразрядной коррекции (фиг, 4). Блок 12 предназначен для коррекции значения кода П соответствующего разряда.

В случае выполнения сложения или вычитания с общим положительным результатом используются значения ускоренных переносов-заемов е1 первой цепи 1, которые подаются в соответствующих разрядах на входы 43 блоков

12. В случае выполнения вычитания с общим отрицательным результатом используются значения ускоренных переносов-заемов е2 второй цепи 2, которые подаются на входы 44 блоков 12 соответствующих разрядов.

В случае выполнения сложения или вычитания с общим отрицательным результатом и при наличии ускоренного переноса-заема на выходе 47 блока 12

pl образуется код П = П + 1, т. е, добавляется единица младшего разряда, Если при этом код П = Р— 1, т.е. старшей цифре данного разряда, то

П = О. При отсутствии ускоренного

II переноса-заема на выходе 47 блока 12 передается код П с выходов 38 блока

1f. В случае выполнения вычитания с общим положительным результатом и при наличии ускоренного переноса-заема на выходе 47 блока 12 образуется код П = П вЂ” 1, т,е. вычитается едиI ница младшего разряда, Если при этом

П=О, тоП =Р— 1, т,е, равен н старшей цифре данного разряда. При отсутствии ускоренного переноса-заема на выходы 47 блока 12 передается код П с выходов 38 блока 11, 1(од П подается с входа 41 на первые входы элементов И группы 73, на вторые входы которых подается разрешающий сигнал с выхода элемента И-НЕ 81. При отсутствии ускоренного переноса на входах 43 и 44, а следовательно, на выходе элемента И-ИЛИ 77 нулем блокируется работа элементов,И 78, И-НЕ, 81, И 80, И 79. В этом случае на вход сумматора 70 подается только код П с выходов элементов И группы 73.

1536373

На выход сумматора 70 также передается код П.

Если производится сложение и на входе 43 есть ускоренный перенос el первой цепи 1, то на выходе элемента

И-ИЛИ 77 имеется "1" и на выходе элемента И 78 также имеется "1", которая подается на вход переноса сумма- . тора 70, Поэтому на гыходе сумматора

70 образуется код П = П + 1, 1<од П подается также на первый вход узла

72 сравнения, на второй вход которого подается через элементы И группы

75 код Р-1 старшей циФры данного раз- 15 ряда с выхода сумматора 71. В случае равенства кода П .= Р— l на выходе узла 72 сравнения вырабатывается сигнал "1" который подается на второй вход элю4ента И НЕ 31 На Выходе элемента И-НЕ 81 появляется "О", блокирующий элемент И 78 и элементы И группы 73. На всех входах сумматора .

70 "О", на его выходе также "О", Н

П =О. 25

Если производится вычитание с общим отрицательным результатом, на выходе 46 имеется "1", то подключается ускоренный перенос е2 второй цепи 2 с входа 44. В остальном работа блока

12 для этого случая аналогична его работе при выполнении сложения.

Если производится вычитание с общим положительным результатом, на входе 46 имеется "О", а на входе 45 появится "1". Сигналом "О" с выхода элемента ПЕ 82 блокируется элемент

И 78 и элементы группы 75, с выходов которых "О" подаются на вход узла 72 сравнения. Если код П = О, то в этом случае на выходе узла 72 сравнения появится сигнал "1". Если код П не равен "О", то на выходе узла 72 срав- . нения "0". В случае,. если нет ускоренного переноса и на выходе элемента

И-ИЛИ 77 имеется "О", то на выходе элемента И 81 имеется "1", отчего на вход сумматора 70 с выхода элементов

И группы 73 подается код П, на выходе элемента И 80 ноль, поэтому блокируются элементы И группы 74, а на выхо- 50 де элемента И 79 образуется ноль. 3атем "О" с выхода элемента И 79 подается на первые входы всех элементов

ИЛИ группы 76 и передается на второй вход сумматора 70, так как на вторых входах элементов ИЛИ группы 76 имеются нули с выходов элементов И группы

74. Таким образом, на один вход сум14

Приведем пример вычитания с общим отрицательным результатом (+) а, А О, О О О 3 7 9 8 () Ь, В 1, О 1 2 l 7 9 8

О 1 l О 0 0 О

О О О О 1 1 1

1 1 0,1 1 1 I e0 1

9 О 1 7 9 9 9

D (39)

R(40) е2(44)

П(38) П = П.+

М

+е2(17) 1,0 1 по модулю

Р=10

1 8 0 О 0

Исходные числа (+) а,А и (-) Ь,В представлены в прямых кодах в деся-,, тичной системе счисления для всех разрядов, Результат П получен также в прямом коде согласно выражениям (15) для Э = О и (17) для D 1..Рассмотрим пример вычитания с общим положительным р езультатом для чисел, выраженных в десятичном коде градусов минут и секунд. матора 70 подается код II с выходов элементов И группы 73, а на второй вход "О" с выходов элементов ИЛИ группы 76, на вход переноса подается "О" с выхода элемента И 78. В данном случае на выход сумматора 70 передается код П. Если есть ускоренный перенос и на выходе элемента И-ИЛИ 77 есть то на выходе элемента И 79 появляется единица, которая подается на входы всех элементов ИЛИ группы 76, а оттуда на второй вход сумматора 70 °

В данном случае сумматор .70 выполняет вычитание единицы младшего разряда из

Э кода П, т.е. П = П вЂ” ).

Если код П становится равным "О", П = О, то на выходе узла 72 сравнения появляется ")", которая подается на входы элементов И 80 и И-,НЕ 81. На вы- . ходе элемента И-HE 8) образуется "О", блокирующий элементы И группы 73. На выходе элемента И 80 образуется "1", чем блокируется элемент И 79 и.подключаются элементы И группы 74, через которые код P-j старшей цифры проходит на вход сумматора 70. Таким образом, на выходе сумматора 70 обраи зуется код П = Р— 1, 16

1536373

2 1 4 3 7 1 6

2 О 9 4 7 1 9 (+) à, A (-) Ь,В

Kl (39)

К(40) е1 (43)

1 (38) О О 1 I О О 1 ! О О О 1 1 О

О 1 1 1 1 1 0

О 1 5 5 0 О 7

10 I5 (+)П =П-

1Н

- е1 (17) по модулю

Р = 10

Р= 6

О О 4 4 9 5 7

Н

Результат П получен также в десяичном коде градусов, минут и секунд, наком (:) обозначены разряды, вычисяемые по основаниям Г = 10 и P =- 6.

1 формула из обретения

Сумматор-вычитатель, содержащий в каждом P-ичном разряде блок поразрядв ого сложения, содержащий первый и ( которой двухвходовые сумматоры, коммутатор и первый элемент НЕ, выходы

Первого двухвходового сумматора соединены с соответствующими входами первой группы коммутатора блока лов о разрядного сложения, выходы второго двухвходового сумматора соединены с соответствующими входами второй группы коммутатора блока поразрядного

Сложения, выходы коммутатора являются выходами кода блока поразрядного

Сложения, отличающийся тем, что, с целью расширения функциональных возможностей за счет алгебраического сложения чисел в прямых . произвольных P-ичных .кодах и noBbEIeния быстродействия, в блок поразрядного сложения каждого Р-ичного разряда введены первый и второй трехвходовые сумматоры, первая, вторая, третья, четвертая и пятая группы элементов СУИИА ПО ИОДУЛЮ ДВА, второй и третий элементы НЕ, многовходовый элемент ИЛИ вЂ” НЕ, многовходовый элемент И, первый и второй элементы И—

ИЛИ, первый, второй, третий и четвертый элементы И, в каждый Р-ичный разряд также введен блок поразрядной

Коррекции, содержащий первый и второй двухвходовые сумматоры, узел сравнения, группу элементов ИЛИ, первую, вторую и третью группы элементов И, первый, второй, третий элементы И, элемент И-НЕ, элемент И-ИЛИ, элемент

НЕ, в сумматор-вычитатель также введены первая и вторая цепи распространения ускоренного переноса-заема, первый и второй элементы ИЛИ, с первого по шестой элементы И, первые входы первого, второго и первый инверсный вход третьего элементов И объединены и являются шиной знака первого слагаемого, вторые входы первого, третьего и второй инверсный вход второго элементов И объединены и являются шиной знака второго слагаемого, первый вход четвертого, первый инверсный вход пятого и первый вход шестого элементов И объединены и соединены с выходом переноса старшего разряда цервой цепи распространения ускоренного переноса-заема, второй инверсный вход .четвертого, вторые входы пятого и, шестого элементов И объединены и соединены с выходом первого элемента ИЛИ и являются шиной сложения-вычитания, выход первого элемента И соединен с первым входом второго элемента ИЛИ, выход которого является выходной шиной знака результата, выход третьего элемента И соединен с первым входом первого элемента ИЛИ и является первой шиной вычитания, выход второго элемента И соединен с вторым входом первого элемента ИЛИ и является второй шиной вычитания, выход четвертого, элемента

И является выходом переполнения, выход пятого элемента 11 — шиной пер— вого режима вычитания, выход шестого элемента И соединен с вторым входом второго элемента ИЛИ и является шиной второго режима вычитания, первый и второй входы слагаемых блоков поразрядного сложения являются первыми и вторыми входными шинами кодов соответствующих P-ичных разрядов, входы сложения-вычитания блоков поразрядного сложения всех разрядов соединены с шиной сложения-вычитания, первые входы вычитания блоков поразрядного сложения всех разрядов соединены с первой шиной вычитания, вторые вхо- ды вычитания блоков поразрядного сложения всех разрядов соединены с. второй шиной вычитания, входы кода основания блока поразрядного сложения объединены соответственно с входами

18

17

153б3?3 кода основания блока поразрядной коррекции этого же разряда и соединены с шинами кода основания соответствующих Р-ичных разрядов, вход второго режима вычитания блока поразрядного сложения соединен с входом второго режима вычитания блока поразрядной коррекции этого же разряда и во всех

Г-ичных разрядах присоединен к шине второго режима вычитания, вход первого режима вычитания блока поразрядной коррекции во всех P-ичных разрядах соединен с шиной первого режима вычитания, но всех Р-ичных разрядах . выходы кода блока поразрядного сложения соединены соответственно с входами кода блока поразрядной коррекции этого же разряда, первый вход перено10 са блока поразрядной коррекции соеди- 0 нен с выходом ускоренного переноса ( соответствующего Р-ичного разряда первой цепи распространения ускоренного переноса-заема, второй вход пе.реноса блока поразрядной коррекции соединен с выходом ускоренного переноса соответствующего Г-ичного разряда второй цепи распространения ускоренного переноса-заема, выход переноса-заема блока поразрядного сложения каждого Р-ичного разряда соединен !

4. с входами переноса-заема первой и второй цепей распространения ускоренного переноса-заема этого же Р-ичного разряца, выход разрешения блока поразрядного сложения каждого P-,è÷íîãî

35 разряда соединен с входами разрешения первой и второй цепей распространения ускоренного переноса-заема этого же разряда, выходы блоков пораз40 рядной коррекции являются выходными шинами кода результата сумматора-нычитателя, первый вход первого двухнходоного сумматора блока поразрядного сложения соединен соответственно . с первым входом первого трехнходового сумматора и с выходами элементов

СУ1Ф1А ПО МОДУЛЮ ДВА первой группы, второй вход первого днухнходового сумматора блока поразрядного сложения соединен соответственно с вторым входом первого трехвходового сумматора и с выходами элементов ГЛЯДА ПО

МОДУЛЮ ДВА второй группы, третий вход первого трехнходоного сумматора блока поразрядного сложения соединен

55 соответственно с выходами элементов

СУММА ПО МОДУЛЮ ДВА третьей группы, первый нхоц второго днухнходоного сумматора блока поразрядного сложения соединен соответственно с первым входом второго трехвходового суммато" ра и с выходами элементов СУ121А ПО

МОДУЛЮ ДВА четвертой группы, второй вход второго двухвходоного сумматора блока поразрядного сложения соединен соответственно с вторым входом второго трехвходового сумматора и с выходами элементов СУИИА ПО МОДУЛЮ ДВА пятой группы, третий вход второго трехнходового сумматора блока поразрядного сложения соединен. соответственно с первыми входами элементов

СУММА ПО МОДУЛЮ ДВА третьей группы и соединен с входом кода основания блока поразрядного сложения, первые входы элементов СУММА ПО МОДУЛИ ДВА первой группы объединены соответственно с первыми входами элементов СУММА ПО

МОДУЛЮ ДВА четвертой группы и соединен с первым входом слагаемого блока поразрядного сложения, первые входы элементов СУИ1А ПО МОДУЛЮ ДВА второй группы объединены соответственно с первыми входами элементов СУММА ПО

МОДУЛЮ ДВА пятой группы и соединены с вторым входом слагаемого блока поразрядного сложения, .вторые входы элементов СУМКА ПО МОДУЛЮ ДВА первой и пятой групп объединены и соединены с первым входом вычитания блока поразрядного сложения, вторые входы элементов СУММА ПО МОДУЛЮ ДВА второй и четвертой групп объединены и соединены с вторым входом вычитания блока поразрядного сложения, вторые входы элементов СУТ21А ПО ИОДУЛЭ ДВА третьей группы соединены с выходом первого элемента HE блока поразрядного сложения, вход первого элемента 115 соединен с входом переноса первого двухнходоного сумматора, с первыми и втоpbIMH инверсными входами первого и второго элементов И вЂ” ИЛИ блока поразрядного сложения и соединен с вхо-, дом сложения-вычитания блока поразрядного сложения, выход переноса первого днухвходоного сумматора сое динен с входом второго элемента HE блока поразрядного сложения, выход которого соединен с первым входом многовходового элемента ИЛИ-HE и с третьим входом первого элемента ИИЛИ блока поразрядного сложения, выход переноса первого трехвходового сумматора соединен с входом третьего элемента ПЕ и с четвертым входом пер1536373

19

20 вого элемента И"ИЛИ блока поразрядного сложения, выход третьего элемента НЕ соединен с первым входом многонходового элемента И блока поразрядного сложения, вход переноса первого

5 трехвходового сумматора блока поразрядного сложения соединен с шиной логической единицы, выходы первого двухвходового сумматора блока поразрядного сложения соединены соответственно с входами многовходового элеМен га ИЛИ-НЕ, начиная с второго, вы оды первого трехвходового сумматора соединены соответственно с входами многовходового элемента И, начиная с

Второго, с входами третьей группы коммутатора блока поразрядного сло-.

1кения, выходы второго трехвходового сумматора соединены соответственно (С входами четвертой группы коммутатора блока поразрядного сложения, выход многовходового элемента ИЛИ-НЕ соединен с третьим входом второго элемента И вЂ” ИЛИ блока поразрядного 25 сложения, выход многовходового элеМента И соединен с четвертым входом

Второго элемента ИЛИ-НЕ блока пораз1 ядного сложения, первые инверсные

Йходы первого, второго и первые входы третьего и четвертого элементов И блока поразрядного сложения. объединеНы и соединены с входом второго режима вычитания блока поразряднОго

Входами первого и третьего элементов

Ц блока поразрядного сложения и с

Вторыми входами второго и четвертого

Элементов И блока поразрядного сложе40

Ния и соединены с выходом переносазаема блока поразрядного сложения, выход второго элемента И-ИЛИ блока

Поразрядного сложения соединен с выходом разрешения блока поразрядного сложения, выходы первого, второго, 45 третьего и четвертого элементов И блока поразрядного сложения соединены соответственно с.входами управления первой, третьей, четвертой и второй групп входов коммутатора блока поразрядного сложения, выход первого двухвходового сумматора блока поразрядной коррекции соединен с выходом кода блока поразрядной коррекции, вход переноса первого двухвходового 55 сумматора соединен с выходом первого элемента И блока поразрядной коррекции, первый вход первого двухвходовоro сумматора соединен соответственно с выходами элементов ИЛИ группы, а его второй вход — с выходами элементов И первой группы блока поразрядной коррекции, первые входы элементов И первой группы соединены соответственно с входами первой группы узла сравнения и с входами кода блока поразрядной коррекции, первые входы элементов ИЛИ группы соединены соответственно с выходами элементов И второй группы блока поразрядной коррекции, вторые входы элементов ИЛИ группы объединены и соединены с выходом второго элемента, И блока поразрядной коррекции„ первый инверсный вход которого соединен с выходом третьего элемента И блока поразрядной коррекции и с первыми входами элементов И второй группы блока поразрядной коррекции, вторые входы кото— рых соединены соответственно с первыми входами элементов И третьей группы блока поразрядной коррекции и с выходами второго двухвходового сумматора блока поразрядной коррекции, первый вход которого соединен с шиной логической единицы, а второй вход — с входом кода основания блока поразрядной коррекции, вторые входы элементов И первой группы блока поразрядной коррекции объецинены и соединены с первым входом первого элемента И и с выходом элемента И-НЕ бло— ка поразрядной коррекции, второй вход первого элемента И соединен с вторыми входами элементов И третьей группы и с выходом элемента 11 . блока поразрядной коррекции, выходы элементов И третьей группы соединены соответственно с входами второй группы узла сравнения блока поразрядной коррекции, выход узла сравнения соединен с первыми входами третьего элемента И и элемента И-НЕ блока поразрядной коррекции, вторые входы которых соединены с третьим входом первого элемента И, с HTopblM входом второго элемента И и с выходом элемента

И-ИЛИ блока поразрядной коррекции, вход элемента НЕ соединен с третьими входами второго и третьего элементов

И блока поразрядной коррекции и соединен с входом первого режима вычитания блока поразрядной коррекции, первый и второй входы элемента И-ИЛИ блока поразрядной коррекции соединены соответственно с первым и вторым

1536373

22 входами переноса блока поразрядной корреКции, третий инверсный.и четвертый входы элемента И-ИЛИ блока поразI рядной коррекции объединены и соединены с входом второго режима вычитания блока поразрядной коррекции.

)53б373 РаГЗ

Составитель IO, Варакин

Редактор И.Iiepîëóèåíêî Техред М.Дидык

Корректор О,Кравцова .Заказ 109 Тираж 54S Подписное

ЭНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент", г. Ужгород, уп ° Гагарина, 101