Устройство для контроля микропроцессорной системы

 

Изобретение относится к вычислительной технике и может быть использовано при построении надежных микропроцессорных систем. Целью изобретения является упрощение устройства. Поставленная цель достигается тем, что устройство содержит блок постоянной памяти, регистр, дешифратор, блок элементов индикации, три триггера, схему сравнения, регистр сдвига и второй мультиплексор. Устройство обеспечивает контроль микропроцессорных систем с тремя шинами. При этом обнаруживаются два типа некорректных ситуаций. 2 ил., 4 табл.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„15363 (51 )5 G 06 Р 11 00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ У СВИДЕТЕЛЬСТВУ

1 (21) 4407325/24-24 (22) 11.04,88 (46) 15.01.90. Бюл. Р 2 (71) Андроповский авиационный технологический институт (72) В,М. Комаров, М.А. Гладштейн, Н.А. Шубин и И.З ° Альтерман (53) 683 ° 3 (088.8) (56) Авторское свидетельство СССР

У 1260960, кл. G 06 F 11/28, 1985.

Авторское свидетельство СССР

Р 1417649, кл. G 06 F 11/00, 1986. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МИКРОПРОЦЕССОРНОЙ CHCTENbI

Изобретение относится к вычислительной технике и может быть исполь-. зовано при построении надежных микропроцессорных систем.

Целью изобретения является упрощение устройства.

На фиг.1 изображена структурная схема устройства; на фиг.2 — временные диаграмма его работы.

Устройство для контроля микропроцессорной система содержит (см.фиг.1) блок 1 постоянной памяти, регистр 2 дешифратор 3, блок 4 элементов индикации, шифратор 5, первый мультиплексор 6, элемент ИЛИ 7, первый

Г триггер 8, выход 9 ошибки, второй триггер 10, элемент 11 индикации, третий триггер 12, схему 13 сравне" ния, адресный вход 14 устройства, вход 15 сброса, информационный вход

16 устройства, регистр 17 сдвига, 2 (57) Изобретение относится к вычислительной технике и может быть использовано при построении надежных микропроцессорных систем. Целью изобретения является упрощение устройства.

Поставленная цель достигается .тем, что устройство содержит блок постоянной памяти, регистр, дешифратор, блок элементов индикации, три триггера, схему сравнения, регистр сдвига и второй мультиплексор. Устройство обес. печивает контроль микропроцессорных систем с тремя шинами. При этом обнаруживаются два типа некорректных ситуаций. 2 ил., 4 табл. второй мультиплексор 18, вход признака обращения к стеку 19, вход 20 синхронизации устройства, Устройство работает следующим образом, Устройство обеспечивает контроль программ наиболее распространенной микропроцессорной системы с тремя .шинами: шиной адреса, шиной данных и шиной управления, Для обеспечения контроля микропроцессорной система вход 16 предлагаемого устройства подключается к управляющей шине контролируемой система, вход 14 — к ее адресной шине, вход сброса 15 — к цепи сброса микропроцессора, вход 19— к линии сигнала обращения к стеку, вход 20 — к линии сигнала "Синхронизация" контролируемой система, а выход сигнала ошибки 9 — к входу запроса прерывания микропроцессора или

1536384 может быть использован другим образомм.

В общем случае контролируемая микропроцессорная система содержит постоянную память (ПЗУ), оперативную

5 память (ОЗУ), в которой организуется стек, и устройства ввода-вывода (УВВ). На стадии программирования программист должен распределить зону адресного пространства микропроцессора и закрепить за каждым из устройств системы определенную адресную зону.

При этом, как правило, часть адресного пространства остается неиспользованной, Для обращения к конкретному устройству микропроцессор формирует на шине адреса соответствующий код, обеспечивающий активацию выбранного устройства. Для упрощения селекции выбираемого .устройства распределение адресов осуществляется таким образом, чтобы по старшим разрядам можно было бы определить устройство, к которому 25 осуществляется обращение. Количество используемых для этого старших разрядов определяется минимальным объемом адресного пространства, закрепляемого за каким-либо устройством микропро ð цессорной системы.

Например, для идентификации выбираемого устройства системы исполь", зовано 5 разрядов: А,, А <,, А,,,А„д

А „, адресной шины и зоны адресного пространства распределены в соответствии с табл.1, При таком составе контролируемой микропроцессорной системы устройство, к которому осуществляется обращение, может быть указано трехразряд40 ным кодом. Перекодирование входного кода на старших разрядах нины,14 адреса в код, указывающий тип выбираемого устройства, осуществляется бло45 ком l постоянной памяти. Для этого в нем по соответствующим адресам хранятся коды устройств микропроцессорной системы. Пусть код ПЗУ вЂ” 001, код ОЗУ вЂ” 010, код стека — 011, код

УВ — 100, а код неиспользованной

50 зоны — 000. Тогда в блоке 1 постоянной памяти должны храниться коды в соответствии с табл. 2 °

Таким образом, при обращении мик-, ропроцессора к какому-либо конкретному устройству системы на выходах бло- ка 1 постоянной памяти формируется соответствующий код, и мультиплексор

6 выбирает соответствующий информационный вход, подключенный к одному

4 з выходов шифратора 5, вход которого через информационный вход 16 под-. ключен к управляющей шине контролируемой системы. В состав шины управления типовой микропроцессорной системы входят следующие сигналы: "Чтение памяти — ЧТ; " Запись в память — ЗП;

"Baод" — ВВ; "Вывод" — ВЫВ; "Загрузка в стек — ЗСТ; Извлечение из стека"- — ИСТ; "Чтение первого байта команды" — М1; "Подтверждение прерывания" — ППР.

При этом предполагается, что все сигналы стробированы соответствующими строб-сигналами микропроцессора "Прием" .(ВВХИ) или "Запись" (УБ). Для указания обращений к стеку в микропроцессорных системах используется дополнительный управляющий сигнал

"Стек". При этом ЗСТ-Стек Запись, ИСТ-Стек Прием.

Очевидно, что при нормальном функционировании системы микропроцессор генерирует управляющие сигналы в строгом соответствии с устройством, к которому обращается. Нарушение этого соответствия свидетельствует от отказе или сбое в системе и является синтаксической некорректной ситуацией.

Шифратор 5 обеспечивает кодирование этих ситуаций в соответствии с допустимыми комбинациями управляющих сигналов. Функционирование шифратора 5 описывается табл.3. ь

Каждый разряд выходного кода шифратора 5 соответствует устройству контролируемой микропроцессорной систеил (Y — неиспользуемая зона а адресного пространства; Y ПЗУ;

Y — ОЗУ, Y — стек, Y — устройства ввода-вывода. Единицы в правой части табл.3 соответствуют некорректным, а нули — корректным синтаксическим ситуациям. Например, для ПЗУ некорректными входными сигналами являются ЗП, ВВ, ВЫВ, ЗСТ ИСТ. Для неиспользуемой зоны адресного пространства любой управляющий сигнал будет некорректным.

Для обнаружения синтаксически некорректных ситуаций в контролируемой системе необходимо значения выходного кода шифратора 5 сопоставить с устройством, к которому осуществляется обращение по адресной шине 14

6384 6

40

5 153 в текущий момент ° Это осуществляется мультиплексором 6. При нормальной работе микропроцессорной системы исполняемые команды синтаксически корректны, поэтому на соответствующем выходе шифратора 5 и на выходе мультиплексора 6 будет постоянный уровень логического нуля. Это связано с тем, что на управляющих входах мультиплексора 6 блок 1 постоянной памяти устанавливает код устройст ва, к которому идет обращение, и выбирается соответствующий информационный вход мультиплексора 6. Последний подключен к соответствующему выходу шифратора 5 (см. табл.2), где единицами закодированы только некорректные обращения (см.табл.3). Поскольку на выход мультиплексора 6 сигнал не поступает, регистр 2 остается в обнуленном состоянии, которое было установлено при сбросе микропроцес- - сорной системы через вход 15 сброса уст.ройства. Нулевой код с выхода регистра

2 поступает на вход дешифратора 3, в результат чего на его выходе О устанавливается активный потенциал. Это приводит к засветке соответствующего. элемента индикации блока 4 элементов индикации, свидетельствующего о синтаксически правильной работе процессо ра (например, з еленого цвета) .

При исполнении процессором микро- процессорной системы программы в результате сбоя или отказа его элементов возможно возникновение некорректной синтаксической ситуации при обращении к какому — либо устройству системы, К таким ситуациям относятся попытка извлечения команды из зоны опе-. ративной памяти в результате сбоя программного счетчика процессора, попытка записи числа в зону ПЗУ в результате сбоя косвенного адреса или отказа одной из линий адресной шины и т.д. Некорректным является также любое обращение к неиспользованной зоне адресного пространства.

При возникновении подобной некорректной синтаксической ситуации работа устройства описывается следующей последовательностью событий. Блок 1 постоянной памяти устанавливает на управляющих входах мультиплексора 6 код устройства микропроцессорной системы„ к которому должно производиться обращение. Благодаря этому среди инфорi мационных входов мультиплексора 6 выбирается тот, который связан с соответствующим выходом шифратора 5.

При некорректной ситуации код адрес-

5 ной зоны выбираемого устройства не соответствует комбинации управляющих сигналов на шине 16 управления. Поэтому на выбранном информационном входе мультиплексора 6 всегда будет присут-!

О. ствовать логическая единица (см.табл.

3), и на его выходе появится сигнал свидетельствующий об ошибке. Этот сигнал через элемент ИЛИ 7 поступит на установочный вход триггера 8, перевода его в единичное состояние. В результате этого на выходе 9 ошибки устройства появится активный уровень, свидетельствующий об ошибке. Одновременно импульс с выхода мультиплексора 6 поступит на вход синхронизации регистра 2. Благодаря этому, в него будет записан код устройства контролируемой микропроцессорной системы, к которому производится конкретное обращение. Этот код будет декодирован дешифратором 3 и в блоке 4 элементов индикации будет высвечен.соответствующий элемент, свидетельсвующий о том, что произошла синтаксическая ошибка определенного типа (например, красного цвета). Например, при попытке извлечения команды из зоны ОЗУ на выходе блока 1 постоянной памяти будет согласно табл.2 установлен код

010, и соответственно, будет выбран вход мультиплексора 6, связанный с вьг ходом Y шифратора 5 (2,„ -010 ) ° °

Согласно табл.3 сигнал Nl поступивший на вход шифратора 5 при извлечении команды, пройдет на выход шифратора Y и через мультиплексор 6 поступит на установочный вход триггера 8, f

Я что приведет к установке его в состоя— . ние логической единицы и выдаче актив- 45, ного сигнала на выход 9 ошибки устройства. Этот же сигнал с выхода мультиплексора 6 запишет в регистр 2 код 010 и дешифратор 3 выберет и засветит третий сверху элемент индикации блока.4 элементов индикации. Этот элемент можно назвать "Синтаксическая ошибка при обращеции к ОЗУ". Эта информация может использоваться при ремонте контролируемой системы, В рассмотренном типе некорректных синтаксических ситуаций, комбинация управляющих сигналов на шине. !6 управления является корректной, а некорректно ее сочетание с адресом на адресной шине !4 систе153б384 мы. Однако, кроме подобных некорректных ситуаций, часто в результате отказов или сбоев возникают некорректные синтаксические ситуации связанУ

5 ные с нарушением временного распределения управляющих сигналов и адресов при обращении к стеку, что нарушает нормальное функционирование микропроцессорной системы. При нормальном функционировании в микропроцессорных системах (например, на базе микропроцессора КР580ИК80А) обращение к стеку всегда осуществляется в двух соседних машинных циклах работы процессора, в каждом из которых часть необходимой информации записывается (считывается) в (из) соседние ячейки стека, Следовательно, управляющий сигнал "Стек", указывающий на обращение к стеку в текущем цикле, должен следоватеь в двух соседних машинных циклах, а адрес на адресной шине в этих циклах не должен отличаться более чем на 1, т.е. быть четным в 25, одном .цикле и нечетным в другом или наоборот. Нарушение этого распределения (сигнала "Стек" или адресов) приведет к тому, что в стек будет записана (считана) лишь часть необходимой информации либо записана (считана) вся информация, но по неправильным адресам. В результате нормальное функционирование микропроцессорной . системы будет нарушено, Последствия этого нарушения могут быть очень значительны, так как в стеке чаще всего хранится управляющая информация (адреса возвратов) и неправильное обращение к стеку вызовет непредсказуемое исполнение программы.

Для обнаружения подобных некорректных ситуаций текущее значение сигнала "Стек", поступающего на вход 19, в начале каждого машинного цикла рабо-45 ты процессора фиксируется в регистре

17 сдвига. Запись этого сигнала s регистр 17 осуществляется сигналом

"Синхронизация", поступающим на вход

20 устройства и обозначающим начало каждого машинного цикла. Например, в микропроцессорной системе на базе микропроцессора КР580ИК80А управляющий сигнал "Стек" в режиме временного мультиплексирования устанавливаетIt

55 ся на шине данных, а сигнал Синхронизация" формируется генератором тактовых импульсов КР580ГФ24. При следовании нулевых значений сигнала

"Стек" регистр 17 сдвига находится в исхОдном нулевом состоянии, установленном при сбросе микропроцессорной системы через вход 15 сброса устройства, В результате этого среди информационных входов мультиплексора

18 выбирается нулевой вход и обеспечивается нулевой уровень сигнала на выходе мультиплексора 18, что свидетельствует об отсутствии ошибки при обращении к стеку.

Б этом состоянии устройство находится до появления первого единичного значения сигнала Стек", т.е. до начала обращения к стеку. При появлении первого единичного значения сигнала "Стек" первый разряд регистра 17 сдвига переходит в единичное состояние и по фронту его выходного сигнала в триггере 12 запоминается текущее значение младшей линии А адресной шины контролируемой системы. При этом в регистре 17 сдвига фиксируется код 001 и выбирается первый информационный вход мультиплексора 18, что обеспечивает отсутствие сигнала ошибки на его выходе.

При нормальном функционировании контролируемой микропроцессорной системы в следующем машинном цикле вновь должен появиться- сигнал "Стек", а адрес должен измениться с четного на нечетный или наоборот. Поэтому при перЕходе к очередному циклу в момент смены aqpeca значение сигнала на линии Aä изменяется, и схема 13 сравнения формирует на своем выходе, нулео все значение сигнала, свидетельствующее о несовпадении состояния триггера 12, т.е. адреса в предыдущем машинном цикле, с адресом в текущем цикле. При этом в регистре 17 сдвига фиксируется код 011 и выбирается третий информационный вход мультиплексора !8. При нулевом значении сигнала на выходе схемы 13 сравнения сиг-я нал ошибки на выходе мультиплексора

18 не формируется. Далее проверяется условие нормального функционирования контролируемой системы в третьем от начала обращения к стеку машинном цикле. При корректном обращении к стеку значение сигнала лСтек в этом цикле должно быть равно нулю. Если это условие выполняется, то в регистре 17 сдвига в третьем от начала обращения к стеку машинном цикле фиксируется код 110. При этом выбирается

9 153638 шестой информационный вход мультиплексора 18, что .обеспечивает отсут- ствие сигнала ошибки на его выходе, При очередном обращении к стеку устройство контроля функционирует аналогично онисанному. Однако, если при данном обращении будет нарушено временное распределение адресов, т.е. сигнал на младшей линии адреса

А в двух соседних машинных циклах обращения к стеку будет иметь одина-. ковое значение, то на выходе схемы

13 сравнения в момент фиксации в регистре 17 сдвига кода 011 будет при- 15 сутствовать.логическая единица, что вызовет формирование сигнала ошибки на выходе мультиплексора 18.

При нарушении временного распределения управляющего сигнала "Стек" 20 ,возможны два варианта. В первом из них количество обращений к стеку, т.е. количество непрерывно следующих в соседних машинных циклах сигналов

"Стек", равно трем, а во втором — од- 25 ному, вместо двух при корректном обра.щении. При..анализе этих ситуаций устройство работает аналогично изло-. женному. Однако, если количество управляющих сигналов Стек" в соседних 30 машинных циклах равно трем, что после кода 011 в регистре 17 сдвига зафиксируется код 111. При этом выберется седьмой информационный вход мультиплексора 18 и логическая единица, присутствующая на нем, появится на выходе мультиплексора 18, свидетельствуя об ошибке. Если же количество сигналов "Стек" равно одному, то после кода 001 в регистре 17 сдвига 4р зафиксируется код 010. При этом выберется второй информационный вход мультиплексора 18 и логическая единица, присутствующая на нем, появится на выходе мультиплексора 18, свиде- 45 тельсвуя об ошибке.

Все возможные комбинации распределения управляющего сигнала пСтек" по трем соседним машинным циклам приведены в табл,4. В табл.4 дается ихарактеристика соответствующих ситуаций в контролируемой микфдпроцессорной системе.

В любом случае оценка ситуации в контролируемой микропроцессорной системе осуществляется после переключения регистра 17 в момент действия сигнала Синхронизация", поступающего на тактовый вход 20 устройства, 4

Это обеспечивается активированием мультиплексора 18 по входу стробиро-. вания в эти моменты времени, обозначенные на временных диаграммах (см. фиг. 2 ) штриховкой .

Появление сигнала ошибки при обращении к стеку на выходе мультиплексо-. ра 18 вызовет переключение триггеров

8 и 10 в единичное состояние. В результате этого на выходе 9 ошибки устройства появится активныи уровень, свидетельствующий о возникновении ошибки в контролируемой системе, и начиет светиться элемент 11 индикации, который может быть назван "Ошибка временного распределения при обращении к стеку". Эта информация определяет тип возникшей некоррект-:. ной ситуации и может испОльзоваться при ремонте контролируемой системы.

Выход 9 ошибки устройства может соединяться с входом запроса прерывания микропроцессорной системы или использоваться какими-либо другим образом по усмотрению разработчика. В

I первом случае при возникновении ошиб-: ки выполнение текущей программы прерывается и система переходит к выполнению программы обработки прерывания по ошибке. Программа обработки прерывания по ошибке может предусматривать восстановление процесса, нарушенного сбоем, может иметь диагностический характер (выявление причин ошибок)или в простейшем случае обеспечивать останов нарушенного процесса. В силу аппаратурных отказов или сбоя триггера разрешения прерывания микропроцессорная система может и не среагировать на запрос прерывания.

Однако и в этом случае может быть выполнен останов нарушенного процесса, а свечение элементов блока 4 индикации и элемента .11 индикации подскажет оператору причину возникшей ошибки.

После устранения причин, вызвавших ошибку, оператор микропроцессорной системы может, нажав кнопку сброса, вновь запустить программу сначала.

При этом регистр 2, триггеры 8 и 10 и регистр 17 сдвига будут установлены в нулевое состояние, что обеспечит исходное состояние устройства контроля. Формула из обретения

Устройство для контроля микропроцессорной системы, содержащее блок

Таблица!

Устройства микропроцесс орной с и ст емы

Лдресньй массив

А< А<,<А<э АяА

О О О О О

ПЗУ

1 1 1

О 0 О

О 1

1 О

ОЗУ

1 О

1 0

1 О

1 О

Стек

1 О! 1 О

Не использовано

1 1

УВВ

11 153638

Постоянной памяти, регистр, дешифра" тор, блок элементов индикации, шифратор, первый мультиплексор, элемент

ИЛИ, элемент индикации, три триггера, схему сравнения, причем адресный вход

5 блока постоянной памяти является адресным входом устройства для подключения к шине адреса контролируемой икропроцессорной системы, информационный вход шифратора является ин<формационным входом устройства для

Подключения к шине управления контроируемой микропроцессорной системы, ходы сброса регистра, первого и второго триггеров объединены и подключе-. !

<ы к входу сброса устройства, выход первого триггера является выходом

Ьшибки устройства, группа выходов шифратора соединена с группой информа- р0

Ционных входов первого мультиплексо1

1 ° а, грулпа управляющих входов котороГо и группа информационных входов

1 егистра соединены с группой выходов лока постоянной памяти, выход перво- р5

Го мультипЯексора соединен с первьц« входом элемента ИЛИ и входом синхронизации регистра, группа информационных выходов которого соединена с

1 руппой информационных входов дешиф атора, выходы которого с первого по I и-й соединены с первым по m-м входами блоюа индикации, единичный рход второго триггера объединен с вторым входом элемента ИЛИ, выход которого соединен с единичным входом

35 первого триггера, первый вход схемы сравнения соединен с выходом третье4 12

ro триггера, информационный вход которого объединен с вторым входом схемы сравнения и является младшим разрядом адресного входа устройства, о тл и ч а ю щ е е с я тем, что, с целью упрощения, устройство содержит регистр сдвига и второй мультиплексор, причем вход сброса регистра сдвига подключен к входу сброса устройства, информационный вход регистра сдвига является входом "Обращение к стеку устройства", вход стробирования второго мультиплексора и вход синхронизации регистра объединены и подключены к входу синхронизации устройства, группа управляющих входов второго мультиплексора соединена с группой выходов регистра сдвига, первый выход группы выходов которого соединен с входом синхронизации третьего триггера, нулевой и первый информационные входы второго мультиплексора подключены к входу логического нуля устройства, второй информационный вход второго мультиплексора подключен к входу логической единицы устройства, выход схемы сравнения соединен с третьим входом второго мультиплексора, четвертый, пятый и шестой информационные входы которого подключены к входу логического нуля устройства, седьмой HHAopMGIJHQHHhlH вход второго мультиплексора подключен к входу логической единицы устройства, выход второго мультиплексора соединен с вторым входом элемента ИЛИ, 14

1536384

Таблица2

Выбираемый информационный вход мультиплексора 6

Код на выходе блока I

Тип устройства системы

Код на входах

14 адреса постоянной памяти

О О 1

О О

О 1 О

О 1 О ,О 1

0 О О

О О О О

О 1 I 1

1 О О О

1 О 1 О

1 О 1 О

1 О 1 I .1 I . 1 1

1 I 1 1

ПЗУ

ОЗУ

Стек

1 О 0

У.ВВ

Таблица3

Таблица истинности шифратора 5

Входные сигналы шифратора 5

ЗП ВВ ВЫВ ЗСТ ИСТ

Выходные сигналы шифратора 5

ЧТ М1 ППР ю УУ! YYà У3 YYÔ.Продолжение табл.4

Т аблица4

Распределение управляющих сигналов "Стек"

Состояние ре40 гистра 17 ,сдвига

Тип ситуации в контролируемой системе

Состояние регистра 1 7 ,сдвига чт7

Зр 2р I p

1 О 1

Исходное состояние— нет ошибки

Начало обращения к стеку — нет ошибки

НекорректноО обращение к стеку — ошибка условии равенства

Оtii

Восстановление исходного состояния после

О О О

О О 1

О 1 О

I 1. О

О 1 1 Продолжение обращения стеку ошибка при

1 1 1

1 О О

1. О О

О 1 О

О О 1

О О О

О О О

О О О

О О О

О О О

0 О О

О

О

О

О

О

О

О

О

О

О

О

О

О О

О О

О -О

О О

1 О

О 1

О О

О О

О О

0 О

О О

О О

О О

О О

О О

1, О

О 1

О. О

О

1

1

О

О

0 1 1

О 1 1

l 1 О

1 1 О

1 О 1

1 О 1

1 1 1

1 1 1

О О О

Тип ситуации в контролируемой системе обращения к стеку— нет ошибки

Восстановление исходного состояния после предыдущего обращения к стеку и начало следующего обращения — нет ошибки

Восстановление исходного состояния после обращения к стекунет ошибки

Некорректное обращение к стеку — ошибка !536384

17 9Ъв,f реллнвие Ненорреитмо е еКрлвуекил и стеку

РюР (,l т

8ьао триг

Ююо нею а

/к t5

Риги/ талл

18

PuzZ

Составитель Н. Постовой

Редактор Е. Копча Техред М.Дидык Корректор Э. Лончакова

Заказ 109 Тираж 557 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКЙТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101