Устройство циклового фазирования для волоконно-оптических систем передачи информации

 

Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости. Устройство циклового фазирования содержит регистр 1 сдвига, эл-т ИСКЛЮЧАЮЩЕЕ ИЛИ 2, г-р 3 импульсов, D-триггеры 4-6, эл-ты И 7-9, эл-т ИЛИ 10, мультиплексор 11, счетчик 12 импульсов и дешифратор 13. Для обеспечения надежной передачи данных в начале (конце) каждого сообщения передается фазирующая кодовая комбинация (метка), обеспечивающая на приемном конце выделение границ передаваемых сообщений (цикловую синхронизацию). Цель достигается за счет обеспечения формирования метки. При этом для однозначного выделения метки из состава передаваемых данных используется метод нарушения структуры линейного кода. 2 ил.

E ) Ю (!! !

? ) . (: . .. 1!х .В .,. !(,. беяля! 1;r.;..! (зб ) i; .-!.:.....oo .:,;д-етсинст!!о

" 9! 2!.". (.-;i 1- С:-, 5/!!2

1;,Я, (! Г,4 ((! 3,, .)(л, (Ол, !.2.-, (т7 Рг !ò, 1! !

1.- по ех.—, ."-. о"1-! "." .. Устр — во и.;.",;!оя."./ о P а,нpоаан1((сОдepжк т peГнс.тр .-: !!::Га:-, i-- И(.(ДК ((ЛЮ(!(ГЕ и.!И 2, r- э

>;!. 1-Tv; !-.сон .,! — irр!(ГГr!pr(4-б о.,—; ь:

: — ) „тг- т " .1",, ) (1 муднт !rr(o1 c oо ,":.ет-.и" 2 !!мпульсон и Дед(к((, ;.—

l 3„,.:: я: Лесiie;ен((я наде яно((пе—

1 ооой(1(ения передается фазирую.".(ая .:.. . оная:.(с .!(1!.(н." !-. (г.. етка), ооес!(е"-(ив:It ,;1;i (!а и!) Iе .I(oF(KoFIL(p Выдс(ен((е Гран! 1!

;; —.Г е.-(,: -ае В!.;:.or -.i,(åi .FI. (I(IIF тоВУ(Я ."i- !к: !"":,(!П,. ОДНО» i ° ОГ О !!г1: РЯ Е!(!. Я " ЕТК ", (..:т:- l;!; e t! t iP C3 eM(t. „,I r .II!-1Х НС- О т.—

1540021

Изобретение относится к электросвязи и может использоваться в волоконно-оптических системах передачи информации для циклового фазирования, Цель изобретения — повьппение поме5 хоустойчивости.

На фиг. 1 представлена структурная электрическая схема устройства циклового фазирования для волоконнооптических систем передачи информации; на фиг.2 — временные диаграммы

1 сигналов, поясняющие работу устройст-! ва циклового фазировання для волокон но-оптических систем передачи инфор- 1 мации.

Устройство циклового фазирования для волоконно-оптических систем передачи информации содержит регистр 1 сдвига, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (ИЛИ) 2, генератор 3 импульсов, первый 4, второй 5 и третий 6 D-триггеров, первый 1 второй 8 и третий 9 элементы И, элемент ИЛИ 10, мультиплексор 11, счетчик 12 импульсов и дешифратор 13.Устройство циклового фазирования волоконно-оптических систем передачи информации работает следующим обра— зом

По сигналу с выхода третьего элемента И 9 (фиг.2з), поступающего в источник информации и регистр 1 происходит запись передаваемого сообщения параллельным кодом (форматом) в

3S регистр 1. Сообщение состоит из п символов. Для преобразования параллельного кода в последовательный, удобный для передачи информации по каналу связи, осуществляется последовательный сдвиг записанных в регистре

I данных, которые с его первого выхода поступают на первый вход элемента ИЛИ 2, на второй вхоц которого поступают синхронизирующие импульсы (СИ), представляющие собой последовательности импульсов типа меандр (фиг.

2а,б). В результате выполнения элементом ИЛИ 2 логической операции

"ИСКЛЮЧАЮЩЕЕ ИЛИ" на его инверсном выходе формируются данные, представ" ленные в биимпульсном виде (коде

Манчестера). Этот код выбран в качестве линейного1и обеспечивает оптимальные условия функционирования приемопередающих устройств(фнг.2л,м), Для обеспечения надежной передачи данных в начале (в конце) каждого сообщения передается фазирующая кодовая комбинация (метка), обеспечивающая на приемном конце выделение границ передаваемых сообщений (цикловую синхронизацию).

Для однозначного выделения метки из состава передаваемых данных исполвзуется метод нарушения структуры ли нейного кода, В биимпульсном сигнале обязательным является наличие смены значений импульсов посредине биимпульсного интервала (фиг.2м).

Структура метки содержит в биимпульсном интервале два одноименных импульса 1-1 (0-0), в результате чего этот переход отсутствует (фиг.2л,м)

Для исключения возможности следования подряд более двух одноименных символов, значение этой пары импульсов выбирается одноименным значению двоичного символа, являющегося последним в передаваемом ранее сообщении, а значение третьего импульса метки — противоположным первым двум, Формирование метки осуществляется следующим образом.

Счетчик 12 осуществляет подсчет числа передаваемых символов (подсчет

СИ). После передачи и-го символа сообщения, по (и+1)СИ от начала сообщения, на выходе дешифратора 13 формируется управляющий импульс, который устанавливает первый D-триггер 4 в нулевое состояние (фиг.2в,г, и t — задержка переключения). Дешифратор 13 выделяет (п+1) состояние счетчика

12, после сброса которого в нулевое состояние сигналом с выхода третьего элемента И 9 (фиг.2з,к,л,м) вначале осуществляется передача одного бита метки, По сигналу с инверсного выхода первого D-триггера 4 осуществляется установка в единичное состояние третьего D-триггера б и переключение мультиплексора 11, на выход которого теперь проходят СИ с инверсного выхода генератора 3 (фиг.?е,д). По следующему СИ с выхода мультиплексора 11 осуществляется установка в нулевое состояние второго D-триггера 5 (фиг.4ж).

Установка в единичное состояние

D-триггера 5 и 6 по передним фронтам управляющих импульсов осуществляется асинхронно, а их установка в нулевое состояние — синхронно (по СИ), Сигналами высокого уровня с прямых выходов D-триггеров 5 и 6 осуществляется управление работой элементов

154002!

И 7 и 8, которые разрешают прохождение СИ с прямого или инверсного выхо— да генератора 3. В результате такой коммутации СИ на выходе элемента

ИЛИ 10 формируется СИ удвоенной дли— тельности (фиг.2ж) — отсутствует передний фронт второго CV. в результате чего не происходит сдвиг данных в регистре 1. В этот момент времени 10 по управляюшему сигналу с выхода третьего элемента И 9, который выделяет момент совпадения сигналов высокого уровня на прямых выходах D-триггеров 5 и 6 происходит параллельная запись очередного сообщения от источника информации в регистр 1 (фиг.2з)

В этот момент времени в нулевом разряде регистра 1 (запись сообщения осуществляется с первого по и-й разряды 20 регистра) запоминается последний символ предыдущего сообщения (регистр имеет (п+1) разряд).С этой целью второй выход регистра 1 (выход n-ro разряда) соединен с его же и — м инфор- 25 мационным входом,что обеспечивает последовательную запись во все разряды регистра. значения этого символа при сдвиге информации (это позволяет сократить разрядность регистра 1 при запоминании значения этого символа)„

В соответствии с последовательностью

СИ, формируемых в этот момент на выходе элемента ИЛИ !О, значение этого символа поступает на первый вход элемента ИЛИ 2 в течение 1,5 Ò (Т— период следования СИ), на второй вход которого поступает последовательность импульсов вида 110 (фиг,2и,к). В результате этого на инверсном вы- 4О ходе элемента ЙЛИ 2 формируется последовательность импульсов вида 110 (фиг.2л,м). После формирования метки в регистр 1 поступает СИ, в результате чего происходит сдвиг записанных в нем данных, которые с его первого выхода поступают на первый вход элемента ИЛИ 2, т.е. начинается новый цикл передачи сообщения (фиг.2н,к,л,м), эО

Формула из обр ет ения

Устройство цикловога фазирования для волоконно-оптических систем передачи информации, содержащее последовательно соединенные первый и второй

D-òðèããåðû, а также регистр сдвига, элемент ИСК%ЧАЮЩЕЕ ИЛИ, генератор импульсов, третий D-триггер, первый, второй, третий элементы И, причем информационные входы регистра сдвига и выход элемента ИСКХПОЧАЮЩЕЕ ИЛИ являются соответственно информационными входами и выходом устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, в него введены последовательно соединенные элемент ИЛИ, счетчик импульсов и дешифратор, а также мультиплексор, при этом выход регистра сдвига подсоединен к первому входу элемента ИСКЛ!ОЧАЮЩЕЕ ИЛИ, второй вход которого объединен с тактовым входом регистра сдвига и подключен к .выходу элемента ИЛИ, прямой и инверсный выходы генератора импульсов подсоединены соответственно к объединенным первым входам первого элемента И и мультиплексор" и обьединенным первому входу второго элемента И и второму входу мультиплексора, управляющий вход и выход которо.го подключены соответственно к прямому- выходу первого Г-триггера и объединенным счетным входам второго и треть— его D-триггеров, прямые выходы которых подсоединены соответственно к объединенным второму входу первого элемента И и первому входу третьего элемента И и объединенным вторым входам второго элемента И и третьего элемента И, выход которого подсоединен к установочному входу счетчика импуль-сов и входу разрешения записи регистра сдвига, дополнительный выход которого подсоединен к соответствующему информационному входу регистра сдвига, выходы первого и второго элементов И подсоединены соответственно к первому и второму входам элемента ИЛИ, выход дешифратора подсоединен к счетному входу первого D-триггера, инверсный рыход которого подсоединен к D-входу третьего D-триггера, причем выход третьего элемента И и объединенные

R-входы первого и третьего D-триггеров и Я-вход второго D-триггера являются соответственно управляющим выходом и установочным входом устройства, 1 540021

Составитель В, Орлов

Редактор Л. Пчолинская Техред A,Кравчук Корректор "..Иекмар

Заказ 232 Тираж 520 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-издательский комбинат "Патен".", ".. Ужгород, ул, Гагарина, 101