Устройство для сопряжения двух магистралей

 

Изобретение относится к вычислительной технике и может быть использовано в многоканальных (многопроцессорных) системах для организации доступа к общему разделяемому ресурсу. Целью изобретения является повышение быстродействия его работы путем уменьшения времени ожидания предоставления ресурса при запросе только от одной из магистралей. В устройство, содержащее два коммутатора магистрали, два регистра адреса, блок памяти, шесть элементов И, два триггера, два дешифратора зоны, две группы элементов И, генератор импульсов и элемент НЕ, введено по два триггера, три элемента И и два элемента ИЛИ. При этом соответствующий дополнительный триггер фиксирует запрос от данной магистрали в полупериод частоты следования тактовых импульсов, на которые основной триггер этой магистрали не реагировал. При фиксации запроса от данной магистрали вторая магистраль блокируется, а при одновременном поступлении запросов приоритет магистралей случайных. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5))5 С 06 F 13/!4

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

H АВТОРСИОМУ СВИДЕТЕЛЬСТВУ (21 ) 4414 967 /24 -24 (22) 25.04.88 (46) 23.02.90. Вюл. 1"- 7 (72) М,С.Любчанский и В.И.Таратухин (53) 681.325 (088.8) (56) Авторское свидетельство СССР

9 1012235, кл. G 06 Р !3/00, 1981.

Авторское свидетельство СССР

Ф 1283781, кл. С 06 Г 13/14. 1985. (54) УСТР01>СТВО ДЛЯ СОПРЯ7(ЕНИЯ ДВУХ

МАГИСТРАЛГ1! (57) Изобретение относится к вычислительной технике и может быть использовано в многок анальных (мно гопроиессорных) системах для организации доступа к общему разделяемому ресурсу, Белью изобретения является повьппение быстродействия его работы путем уменьшения времени ожидания предосИзобретение относится к вычислительной технике и может быть использовано в многоканальных вычислительных (многопроцессорных) системах для организации дос тупа к общему разделяемому ресурсу.

Белью изобретения является. повьппе- ние быстродействия работы устройства при предоставлении совмещенной магистрали.по запросу в данном полупериоде следования тактовых импульсов только от одной из магистралей, На фиг.l представлена функциональная схема устройства, иа фиг.2 - временные диаграммы его работы.

Устройство содержит блок 1 памяти, коммутаторы 2 и. Э магистрали, регистры 4 и 5 адреса, шины 6 информацион„„SU„„1545225 А 1

2 тавления ресурса при запросе только от одной из магистралей. В устройство, содержащее два коммутатора магистралии, два регистра адреса, блок памяти, шесть элементов И два триггера, два дешифратора зоны, две группы элементов И, генератор Импульсон и элемент НЕ, введено по два триггера, три элемента И и два элемента

ИЛИ. При этом соответствующий дополнительный триггер фиксирует запрос от данной магистрали в полупериод частоты следования тактовых импульсов, на которые основной триггер этой магистрали не реагировал. При фиксации запроса от данной магистрали вторая ма- М гистраль блокируется, а при одновременном поступлении запросов приоритет магистралей случайный, 2 ил. ной магистрали устройства, деп>иЬраторы 7 и 8 зоны, генератор 9 импульсов, первый ) 0 и второй 11 триггеры, группы элементов И 12 и 13, первь>й, 1петий, пятый, второй, четвертый и шестой элементы И 14-1 9, элемент НЕ 20, входы 21 и 22. чтения, шины 23 и 24 входов записи, магистрали 25 и 26 информационных входов — выходов, шины

27 и 28 входов синхронизации адреса, шины 29 и 30 выходов синхронизации ответа устройства, третий 31 н четвертый 32 триггеры, седьмой — девятый элементы И 33-35, элементы ИЛР 36 и 37.

Устройство работает следующим образом.

i 545225

В регистры 4. и 5 по фронтам импульсов на шинах 27 и 28 заносятся коды адресов из магистралей 25 и 2б.

При появлении адреса, совпадающего с

5 зоной адресов блока 1 памяти, дешифраторы 7 и 8 зоны выдают сигналы, которые удерживаются на информационныя входах триггеров 10, 11, 32 и 33, пока не изменится содержимое регистров 4 и 5, Если поступает один запрос, то на выходе элемента И 33 имеется разре" 1 шающий потенциал и поэтому элементы

И 34 и 35 открыты. Положительный ; фронт первой полуволны тактовых импульсов от генератора 9 поступает на синхровход триггера 1 О, с элемента

НЕ 20 через элемент И 34 на синхровход триггера 11 с элемента НЕ 20 на р0 синхровход триггера 11, а с выхода генератора 9 через элемент И 35 на синхровход триггера 32 °

В зависимости от того, в какой полупериод тактовых импульсов приходит 25 запрос, первым установится соответствующий триггер 10 (11) или 31 (32) и через элемент ИЛИ 36 (37) передаст сигнал запрета установки триггеров

32 (31) и 11 (10) при поступлении за- 30 проса по второму каналу (магистрали) до освобождения объединенной магистрали, В последующий полулериод после срабатывания одного из триггеров 10 (11) или 31 (32) сработает другой из них. При срабатывании элемента ИЛИ Зб (37) соответствующие коммутаторы 2 (3) открываются, При этом направление .передачи их определяется наличием од- 40 ного из внешних сигналов Чтение или

"Запись" .

Эти внешние сигналы также управляют режимом работы блока 1 через элементы И 14 (37) или 15 (18). 45 Адрес в блок 1 поступает через элементы И 12 (13) с регистров 4 (Я .

Элементы И 1б управляют поступлением на соответствующие шины 29 (ЗО) сигнала синхронизации ответа из памяти, который несет информацию об окончании обращения к памяти..

Если в течение любого полупериода тактового сигнала от генератора 9 по-. ступают запросы от обеих магистралей, то на выходе элемента И 33 появляется запрещающий потенциал, который закрь вает элементы И 34 и 35. В этом случае в очередном полупериоде тактсвых импульсов может сработать по случайному закону только один из триггеров 10 или 11, предоставляя доступ соответствующей магистрали. Далее работа устройства осуществляется аналогично, В момент освобождения совмещенной магистрали на выходе элемента

И 33 вновь появляется разрешающий потенциал, так как имеет место запрос только одной из магистралей.

В этом случае с выхода одного из элементов И 34 или 35 в этот момент появляется синхросигнал на входе триггеров 33 или 32. И если это был триггер, взведенный при обращении к совмещенной магистрали, то он в этот же момент установится в исходное состояние, в противном случае — по переднему фронту (очередного полупериода) тактового импульса.

Одновременно снимается. сигнал с выхода элементов ИЛИ 36 (37), а следовательно, сигнал "Сброс" с соответствующих входов триггеров 11 (10) и

32 (31), что позволяет последним устанавлпваться во включенное состояние и захватить совмещенную магистраль

Далее предоставление магистрали и работа устройства осуществляется аналогично описанному выше, Однако, учитывая, что установленный триггер при запросе от первой магистрали может быть сброшен в момент снятия самого запроса, т.е, без ожидания прихода фронта тактового импульса, увеличивается вероятность предоставления совмещенной магистрали для работы со второй магистралью в следующий же полупериод тактовых импульсов или через один полупериод, Диаграммы (фиг.2) иллюстрируют различные варианты работы устройства при различных, начальных условиях его работы к моменту предоставления (освобождения) магистрали.

Ф о р м у л а изобретения

Устройство для сопряжения двух магистралей, содержашее шесть элементов И, блок памяти, группа информа-. ционных входов-выходов которого подключена к первым группам инйормационных входов-выходов первого и второго коммутаторов магистралей, вторые группы информационных входов-выходе.: которых являются соответстнуюшими

5 I5 группами входов-выходов устройства для подключения к инЬормационным нинам первой и второй магистралей и соединены с группами информационных входов первого и второго регистров адреса, группы выходов которых подключены соответственно к первым входам элементов И первой и второй групп и группам входов первого и второго дешиЪраторов зоны, генератор импульсов, выход которого соединен с синхровходом первого триггера и через элемент НЕ с синхровходом второго триггера, причем информационные вхо.—

gb) первого н второго триггеров соединены соответственно с выходами первого и второго деши раторов эоны, вход чтения блока памяти подключен к объединенным монтажным KIH выходам первого и второго элементов И. первые входы которых являются соответствующими входами устройства для подключения к шинам. чтения первой и второй магистралей и соединены с первыми управляющими входами первого и второго коммутаторов магистрали, вторые управляющие входы которых соединены соответственно с первыми входами третьего и четвертого элементов И и являются входами устройства для подключения к шинам записи первой и второй магистралей, выходы третьего и четвертого элементов И объединены монтажным ГЛИ и соединены с входом записи блока памяти, группа адресных входов которого подключена к выходам элементов И первой и второй групп, а выход признака ответа — соответственно к первым входам пятого и шестого элементов И, выходы которых являются соответствующими выходами устройства для подключе45225 б ния к шинам синхронизайии ответа первой и второй магистралей, синхровходы первого и второго регистров адре5 са являются соответствующими входами устройства для подключения к шинам синхронизации адреса первой и второй магистралей, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены три элемента И, два элемента ИЛИ и два триггера, причем информационные входы третьего и четвертого триггеров подключены соответственно к выходам первого и второго.дещифраторов зоны и первому и второму входам седьмого элемента И, инверсным выходом соединенного с пеРвыми входами восьмого и девятого элементов И, вторые входы

2р которых соединены соответственно с выходами элемента НЕ, и генератора импульсов, а выходы — соответственно с сннхровходами третьего и четвертого триггеров, выходами подключенных соответственно к первым входам первого и второго элементов ИЛИ, вторые входы которых соединены соответственно с выходами первого и второго триггеров, входы сброса первого и третьего тригgp геров соединены с выходом второго элемента К1И, вторыми входами второго, четвертого и шестого элементов И, синхровходом второго коммутатора магистрали и вторыми входами элементов

И второй группы, входы сброса второ35 го и четвертого триггеров соединены с выходом первого элемента ИПИ, вторыми входами первого, третьего и тгятого элементов И, синхровходом перво" го коммутатора магистрали и вторыми входами элементов И первой группы.