Демодулятор фазоманипулированных сигналов с компенсацией помех

 

Изобретение относится к радиотехнике. Цель изобретения - повышение помехоустойчивости при воздействии аддитивных помех с быстрыми и медленными изменениями параметров. Демодулятор содержит блоки оценки 1 и 4 помех, фазовращатель 2, блок управления (БУ) 3, вычитающие блоки 5 и 8, блок выделения (БВ) 6 оценок, блок оценки 7 сигнала, сумматоры 9 и 11, перемножитель 10, интегратор 12, решающий блок 13, вычислительный блок 14 и блок синхронизации 15. Цель достигается введением БУ 3, предназначенного для задания начальных условий в блоки оценки 1 и 4 к началу очередного K-го интервала обработки информационной посылки, а также введением БВ 6, с помощью которого на вход блока оценки 7 попадает сигнал той ветви, которая соответствует передаваемому информационному символу и представляет собой сигнал на фоне шума без помехи. В устройстве осуществляется переприсвоение мгновенных и средних значений параметров помехи в тот канал, где была сформирована ее псевдооценка. Это позволяет полностью использовать накопленную о помехе информацию для повышения помехоустойчивости приема фазоманипулированных сигналов. 2 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 5 Н 04 I 27/22

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИ, К AST0PCH0MV СВИДЕТЕЛЬСТВУ

Г-, (21) 4284743/24-09 (22) 13.07.87 (46) 23. 02.. 90. Бюл. Р 7 (72) М.А.Чесноков и Ю,А.Гусельников (53) 621,394.62(088.8) (56) Сосулин IJ ° Ã, Теория обнаружения и оценивания стохастических сигналов. — М.: Советское радио, 19?8, :с. 129. (54) ДЕМОДУЛЯТОР ФАЗОИАНИПУЛИРОВА!!НЫХ СИГНАЛОВ С КО?1ПЕНСАЛИЕ!! ПОМЕХ (57) Изобретение относится к радиотехнике. Цель изобретения — повышение помехоустойчивости при воздействии аддитивных помех с быстрыми и медленными изменениями параметров. Демодулятор содержит блоки оценки 1 и 4 помех, фазовращатель 2, блок управления (БУ) 3, вычитающие блоки 5 и 8, блок выделения (БВ) 6 оценок, блок оценки 7 сигнала, сумматоры 9 и 11, пере„„Я0„„1545332 А 1 множитель 10, интегратор 12, решающий блок 13, вычислительньп . блок 14 н блок синхронизации 15. Цель достигается введением БУ 3, предназначенного для задания начальных условий в блоки оценки 1 и 4 к началу очередного К-го интервала обработки информационной посылки, а также введением БВ 6, с помощью которого на вход блока оценки 7 попадает сигнал той ветви, которая соответствует передаваемому информационному символу и представляет собой сигнал на фоне шума без помехи.

В устр-ве осуществляется переприсвоение мгновенных и средних значений параметров помехи в тот канал, где была сформирована ее псевдооценка. Это позволяет полностью использовать накопленную о помехе информацию для повышения помехоустойчивости приема фазо .манипулированных сигналов. 2 з.п.ф-лы, 3 ил.

1545332

Изобретение относится к радиотехнике и может Использоваться в радиоприемных устройствах при приеме сигналов с фазовой манипуляцией на фоне мо- 5 дулированных и манипулированных аддитивных помех с быстрыми и медленными изменениями параметров.

Цель изобретения — повышение помехоустойчивости при воздействии ад- 10 дитивных помех с быстрыми и медленными изменениями параметров.

На фиг.1 представлена структурная электрическая схема предлагаемого демодулятора,на фиг.2 — блок выделения 15 оценок; на фиг.3 — блок управления. . Демодулятор фазоманипулированных сигналов с компенсацией помех содержит (фиг.1) первый блок 1 оценки помех, фазовращатель 2, блок 3 управ- 20 ,ления, второй блок 4 оценки помех, первый вычитающий блок 5, блок 6 вы деления оценок, блок 7 оценки сигнала, второй вычитающий блок 8, пер, вый сумматор 9, перемножитель 10, вто-с5 рой сумматор 11, интегратор 12, решающий блок 13, вычислительный блок

14, блок 15 синхронизации. Блок б выделения оценок содержит (фиг.2) первую линию 6.1 задержки, первый инвер- 30 тор 6.2, первый аналоговый ключ 6.3, y(t) = S (с)

I где Sg (t) =

=As8cos х ! х((),t- VJ

+ <(t) + q (t), принимаемый сигнал, в котором А, (.), (р амплитуда, частота и фаза, j =1

) = 2, 1, J — 1 (см

)!Is (с) (y(t) y (t) >t(t) У() 1 ()77 1 ) с „ (2) м2 е, „((t)) 1()12(t) y (t) — — (S» (t) — S,,(t))I dt >c 0 ° ке 7 (фиг.1), формирующем оценку при

О, = 1, à S (t) — оценка сигнала при условии, что gq-- -1. !

9, у„= (! Is;(t) (2y(t) — g (t) -y;(t)7 x(t) $ dt i О, (3)

047, где (4) Звездочки (- означают, что в форму- 40 ле (2) в качестве . сигнала и помехи берутся их оцениваемые значения S >(t) и )1+(с), а числовые индексы j = 1,2 означают, что соответствующие оценки получают с помощью фильтрации при эна-45 чении дискретного параметра 81= 1 или g = -1, т.е. при приеме сигнала

Я (с) или S (с). Например, S (t) это оценка сигнала, полученная в бловторую линию 6.4 задержки, второй аналоговый ключ 6.5, сумматор 6 ° 6, второй инвертор 6.7, Блок 3 управления содержит (фиг.3) первый инвертор 3.1, первый 3.2, второй 3.3 и третий 3.4 коммутаторы, усилитель 3.5, фильтр 3.6 нижних частот, формирователь 3,7 импульсов, четвертый коммутатор 3.8, фазовый детектор 3.9, второй инвертор 3.10.

Демодулятор работает следующим образом.

При обработке принимаемой смеси сигнала S.(t) помехи y(t) и шума (с)

I правило решения о значении дискретного параметра имеет вид

Учитывая, что обычно время корреляции непрерывно, параметры сигнала будут неизменны. Это позволяет считать, что S (t) = -S (с), а энергии сигнаФ .Ф лов S,(t) и S 7(С) одинаковы. Тогда (2) можно представить в виде

1545332

Принимаемая смесь сигнала, помехи и флуктуационного шума у(с) поступает на первые входы первого 1 и второ го 4 блоков оценки помехи. На вторые входы этих блоков 1 и 4 поступает напряжение оценки сигнала с блока 7 оценки сигнала, причем на вход сумматора первого блока 1 оно поступает через фазовращатель 2 как S (t), 10

Рассмотрим случай, когда осуществляется прием информационной посылки, которой соответствует сигнал S (с), Учитывая %TO S (с) Я (с) a S (t)

-S,(t), на втором ныходе первого блока 1 появится сформированное значение оценки помехи q, (t). Второй блок 4 в это время формирует псевдооценку помехи, так как н нем компен- 20 сации не произошло. Сформированные оценка и псендаоценка(1»(t) и (с) поступают на первые входы первого 5 и второго 8 вычитающих блоков, где они вычитаются из принимаемой смеси y(t). 25

В результате этого на выходе второго вычитаюцего блока 8 образуется реализация сигнала на фоне шума без помехи, а на выходе первого вычитающего блока 5 — принимаемая смесь за выче- 30 том псевдооценки помехи. Напряжения с выходов первого 5 и второго 8 вычитающих блоков поступают соответственно на первую 6.1 и вторую 6.4 линии задержки блока б выделения оценок (фиг.2), где. происходит задержка

35 на время, равное длительности информационной посылки. Напряжение с выхода второй линии 6.4 задержки поступает непосредственно, а с выхода первой линии 6.1 задержки — через второй инвертор 6.7 на входы соответственно первого 6.3 и второго 6.5 аналоговых ключей, а с них — на сумматор б,б и далее с выхода блока 6 на вход блока 7. В любой момент времени открыт один из аналоговых ключей 6.3 или 7.5.

Управляющий блок 13 в зависимости от переданного символа открывает либо второй аналоговый ключ 6,5, либо через первый инвертор 6.2 первый аналоговый ключ 6.3. В результате этого на вход блока 7 попадает сигнал той ветви, которая соответствует передаваемому информационному символу и представляет собой сигнал на фоне шума без помехи. Второй инвертор 6,7 устраняет информационную манипуляцию при приеме противоположной посылки.

Блок 7 оценки сигнала представляет собой измерительный фильтр либс схему фаэоной автоподстройки час:"оты со схемой оценки амплитуды сигс;ла. Иа выходе блока 7 формируется опорное квазикогерентное напряжение S,(t), амплитуда и фаза которого соответствуют аналогичным параметрам принимаемого сигнала. Постоянная времени такого измерительного фильтра выбирается с учетом времени корреляции запираний сигнала в канале связи.

Решение о знаке принимаемой информационной посылки принимается по выражению (3). Последнее слагаемое из него

x(t) формируется согласно выражению (4) и в вычислительном блоке 14., на первый вход которого поступает напряжение с выхода вто.;ого блока 4, а на второй вход — с ьыхода первого блока 1. Вычислительный блок 14 реализован на базе квадраторов, формирующих величины g» (t) и,(t) соответственно блоков вычитания, аттенюатора, на выходе которого формируется напряжение 1/2(z+, (t) — !» (t)3 ° и перемножителя не лсказанных на фигурах, осуществляющего формирование напряжения у(t)C !1(t) — 1 (с)) .Образование величины 2у(с) — y»(t) — y",(t) происходит в первом сумматоре 9, умножение на

S,(с) — в перемножителе 10, суммирование результата с величиной х(с) во втором сумматоре 11, интегрирование — в интеграторе 12. Решение о дискретном параметре принимается в решающем блоке 13, представляющем собой компаратор, который в момент подачи на него импульса с блока 15 синхронизации вырабатывает на выходе положительный перепад напряжения +и, если напряжение на его входе положительное, и соответственно отрицательный перепад — U, если напряжение íà его входе отрицательное. Положительные перепад напряжения соответствует принятию решения О» = 1, а отрицательный— принятию решенчя 6+ = -1. Блок 15 такь товой синхронизации,на вход которого поступает входная смесь у(с), осуществляет оценку границ элементов сигнала и на своем выходе формирует тактовые импульсы, соответствующие моментам границ. Далее тактовые импульсы пос-. ступают на упранляюший вход интегратора 12 и на .решающий блок 13. Эти импульсы в интеграторе 12 задают начало и конец интегрирования в решаю1545332 щем блоке 13 — момент принятия решения о дискретном параметре принимае- мого сигнала. Блок 3 управления предназначен для задания начальных условии в первый 1 и второй 4 блоки к на5 чалу очередного k-ro интервала обработки информационной посылки.

В течение (k-1)-ro тактового интервала приема j-ro варианта сигнала

1=1, . интеграторы контуров фазовой автоподстройки в первом 1 и втором 4 блоках оценки помехи работают в реГ жиме интегрирования. В одном из них формируются напряжения, соответствую- 15 щие оценке помехи g+ »(t), а в другом—

3 псевдооценке. При этом на выходах формирователя импульсов 3.7 блока 3 управления (фиг.3) напряжение отсутствует, с первого по четвертый комму- 2р таторы 3.2-3.8 закрыты, а коммутаторы (не показаны) первого 1 и второ-!

ro 4 блоков открыты управляющими напряжениями первого 3.1 и второго 3,10 инверторов. В момент окончания 25 ! (k-1) -й посылки, в зависимости от решения о значении дискретного параметра 0;, принятого в решающем блоке 13 (фиг.1), на вход формирователя 3.7 импульсов блока блока 3 посту- 3р пает положительный или отрицательный перепад напряжения, Если значение дискретного параметра 8 (положитель1 ный перепад, блок 3 формирует управляющий импульс на своем втором выхо35 де), в этом случае оценка помехи формируется в первом блоке 1, а псевдооценка — во втором блоке 4, если Qq (отрицательный перепад, управляющий импульс формируется на первом выхо- . 4p де блока 3), в этом. случае оценка помехи формируется во втором блоке 4, а псевдооценка — в первом блоке 1.

Предположим, что оценка помехи формируется первым блоком 1 »(t). Тогда 45 в начале k-й посылки управляющий импульс с второго выхода формирователя

3.7 импульсов поступает на входы четвертого 3.8 и второго 3.2 коммутаторов и второго инвертора 3.10, в результате чего соответствующий коммутатор первого блока закрывается, а цепи четвертого 3,8 и второго 3.3 коммутаторов блока 3 открываются.При этом информация о среднем значении па-.

)5 раметров помехи в виде напряжения соответственно интегратора первого блока 1 через открытый четвертый коммутатор 3,8 переприсваивается в соответствующий интегратор второго блока. 4.Синхронизация начальной фазы сигналов в первом 1 и втором 4 блоках, оценки помехи осуществляется с помощью воздействия напряжения с выхода фазового детектора 3.9 через усилитель 3.5, фильтр З.б нижних частот и второй коммутатор 3.3 на вход управления второго блока 4. Таким образом, прием новой информационной посылки начинается в условиях, когда в первом 1 и втором 4 блока, оценки помехи устанавливаются истинные значения параметров помехи, т.е. происходит переприсвоение мгновенных и средних значений параметров помехи в тот канал, где была сформирована ее псевдооценка. Это позволяет полностью использовать накопленную о помехе информацию для повышения помехоустойчивости приема фазоманипулированных сигналов, Ф о р м у л а и з о б р е т е н и я

1, Демодулятор фаэоманипулированных сигналов с компенсацией помех, содержащий первый блок оценки помехи, первый вход которого соединен с первым входом второго блока оценки помехи, с вторым входом первого вычитающего блока, выход которого подключен к первому входу первого сумматора, с вторым входом второго вычитающего блока, выход которого подключен к второму входу первого сумматора; с третьим входом вычислительного блока, выход которого нодключен к второму входу второго сумматора и с входом блока синхронизации, выход которого подключен к тактовым входам интегратора и решающего блока, сигнальный вход которого соеди нен с выходом интегратора, к сигнальному входу которого подключен выход второго сумматора, первый вход которого соединен с выходом перемножителя, первый и второй входы которого соединены соответственно с выходом первого сумматора и выходом блока оценки сигнала, который подключен к второму входу второго блока оценки помехи и входу фазовращателя, выход которого соединен с вторым входом первого блока оценки помехи, первый вход которого является входом демодулятора, выходом которого является выход решающего блока, причем вторь|е выхо1545332 ды первого и второго блоков оценки помехи соединены соответственно с вторым входом вычислительного блока,который подключен,к первому входу нтоI рого вычитающего блока, и с первым входом вычислительного блока, который подключен к первому входу первого вычитающего блока, о т л и ч а юшийся тем, что, с целью повышения помехоустойчивости при воздейстнии аддитивных помех с быстрыми и медленными изменениями параметров, введены блбк выделения оценок и блок управления, первый, второй, третий и четвертый выходы которого соединены соответственно с третьим и четвертым входами первого блока оценки помехи, первый и второй выходы которого подключены к первому и второму входам 2О блока управления, и с третьим и четвертым входами второго блока оценки помехи, первый и второй выходы которого подключены к третьему и четвертому входам блока управления, пятый 25 вход и пятый и шестой выходы которого соединены соответственно с выходом реша»ощего блока,которьп» подключен к третьему входу блока выделения оценок, и с пятыми входами первого и второ- 3g

1 го блоков оценки помехи, при этом выходы первого и второго вычитающих блоков подключены соответственно к первому и второму входам блока выделения оценок, выход которого подклю- 35 чен к входу блока оценки сигнала .

2. Демодулятор по п.1, о т л ич а ю шийся тем, что блок выделения оценок содержит первый инвертор, последовательно соединенные первую 4р линию задержки, второй инвертор, первый аналоговый ключ, к второму входу которого подключен выход первого иннертора, сумматор и последовательно соединенные вторую линию задержк н второй аналоговь»й» ключ, второй вход и выход которого соединень» со,-;1 нетственно с входом первого иннертора и вторым входом сумматора, выход которого является выходом блока выделения оценок, первь»»», вторьм и третьим входами которого являются соотнетственно входы первой и второй линий задержки и вход первого иннертора.

3. Демодулятор по и.1, о т л ич а ю шийся тем, что блок управления содержит дна инвертора, четыре коммутатора, формирователь импульсов и последовательно соединенные фазовьп» детектор, усилитель и фильтр нижних частот, выход которого подключен к сигнальным входам первого и второго коммутаторов, управляющие входы которых соединены соответстненно с управляющим входом третьего коммутатора и одним выходом формирователя импульсов, который подключен к входу первого инвертора, и с управляющим входом четвертого коммутатора и другим выходом формирователя импульсов, который подключен к входу второго иннертора, при этом выходы первого коммутатора, первого и второго иннерторов, второго,. третьего и четвертого коммутаторов являются соответственно первым, вторым, третьим, четвертым, пятым и шестым выходами блока управления, первым, вторым, третьим, четвертым и пятым входами которого являются соответственно сигнальный вход четвертого коммутатора, первый вход фазового детектора, сигнальный нход третьего коммутатора, второй вход фазового детектора и вход формирователя импульсов.

l 545332

Составитель А.Иоскевич

Техред Л.Олийнык Корректор Т.11алец

Редактор Н,Лазаренко

Заказ 497 Тираж 5?4 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, уп. Гагарина, 101