Интегральный формирователь импульсов

 

Изобретение относится к импульсной технике и может быть использовано для формирования импульсов управления регистрами микросхем с зарядовой связью. Цель изобретения - повышение точности формирования выходных уровней и быстродействия путем подавления ложных переключений на выходе формирователя при управлении режимом. Логическими сигналами на входной клемме 8 выбора уровней задается уровень напряжения на выходе блока 1 формирования выходных уровней, на входной клемме 15 управления режимом - уровни выходного тока, определяющие быстродействие устройства. С помощью транзистора 13 и источника 12 тока обеспечивается изменение режимных токов блока 2 токораспределения, источника 3 опорного напряжения и блока 1 формирования выходных уровней. При этом изменение токового режима характеризуется апериодическим процессом, близким к критическому. 1 ил.

СО(ОЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 5 Н 03 К 5/01.ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (2l ) 4343422/24-2! (22) 14,12.87 (46) 28.02. 90. Бюл. Р 8 (72) А, И. Гольдшер, П.А. Дик, А, И. Лашков и В. Я. Стенин (53) 621 . 374 (088.8) (56} Авто рс кое свидетельство СССР

Р 1081781, кл. Н 03 К 5/01, 1984.

Авторское свидетельство СССР

Р 1290501, кл. H 03 К 5)01, 1987. (54) ИНТЕГРАЛЬНЫЙ ФОРМИРОВАТЕЛЬ HN-.

ПУЛЬ.СОВ (57) Изобретение относится к импульсной технике и может быть использовано для формирования импульсов управления регистрами микросхем с зарядовой связью. Цель изобретения — повышение точности формирования выходных уров„„SU„„È47044 Д

2 ней и быстродействия путем подавления ложных переключений на выходе формирователя при управлении режимом. Логическими сигналами на входной клемме 8 выбора уровней задается уровень напряжения на выходе блока 1 формирования выходных уровней, на входнойклемме 15 управления режимом — уровни выходного тока, определяющие быстродействие устройства. С помощью-. транЛистора 13 „и источника 12 тока обеспечивается»изменение режимных токов блока 2 токораспределения, источника 3 опорного напряжения и блока 1 формирования выходных уровней. При этом изменение токового режима характеризуется апериодическим процессом, близким к критическому. 1 ип.

1547044

Изобретение относится к мпуль сной технике и может быть использовано для формирования импульсов управления регистрами микросхем с зарядовой связью.

Бель изобретения — повышение точности формирования выходных уровней и быстродействия путем подавления ложных переключений на выходе формирователя при управлении режимом.

На чертеже изображена принпипи,альная схема интегрального формирователя импульсов.

Интегральный формирователь имлуль-! сов управле ния соде ржит блок 1 ф о рми рования выходных уровней, блок 2 то кораспределения., источн пс 3 опорного напряжения, с токозадающим элементом 4; отражатель 5 тока, эталонньп тран- ., зистор 6 и инвертирующий каскад 7, входную клемму 8 выбора уровней, шины 9 и 10 питания, выходную клемму

11, источник 12.тока, транзистор 13, 14 H входнук> клемму 15 уп25 равления режимом.

Выводы питания источника 3 опорного напряжения и источника 12 тока соединены с соответствующими шинами 9 и 10 питания, входы источника 12

30 тока соединены соответственно со входной клеммой 15 управления режимом, выходом источника 3 опорного напряже; ния, выход источника 12 тока соединен с базой транзистора 13„. эмиттер кото-" рого соединен с шиной 10 питания, а коллектор через резистор 14 соединен с выходом отражателя 5 тока, входом инвертирующего каскада 7 и через токозадающий элемент 4 соединен с эмиттером транзистора 13, вход отражателя 5 тока соединен с коллектором эталонного транзистора 6, эмиттер которого соединен с шиной 10 питания, а база соединена с первым выходом ин45 вертируюшего каскада 7, выход инвертирующего каскада 7 источника 3 опор" ного напряжения соединен со входом блока 2 токо распределения, выходы которого соединены со входами задания режима блока 1 формирования выходных . уровней, вход которого соединен со входной клеммой 8 выбора уровней, а выход соединен с выходной клеммой 11 устройства.

Интег ральный формирователь .импуль — 55 сов работает следующим образом.

При единичном логическом сигнале на входной клемме 15 управления режимом выходной ток источника 12 тока равен нулю, а транзистор 13 закрыт.

Ток, протекающий чсрез токозадающий элемент 4, сравнивается с коллекторным током эталонного транзистора 6 с помощью отражателя 5 тока. Сигнал ошибки при раз балансе токов усиливается инвертирующим каскадом 7 (для повышения нагрузочной способности источника 3 на входе каскада 7 может использоваться эмиттерный повторитель) и далее подается в противофазе в базовую цепь эталонного транзистора 6. При использовании резистора в качестве токозадаюшего элемента 4 и в о >сутствии разбаланса . коллекторный ток эталонного транзистора 6 определяется соотношением

Un — UK3 U43 U ï

Т + кб R К т где U„напряжение источника питания, обеспечивающего ток че. рез токозадающий элемент 4;

R — сопрот пиление резисто ра с1 токозадающего элемента 4;

R — с оп ро тив ление ре зис то ра, шунтирующего вход. отражателя 5 тока, БВэ — пРЯмое падение напРЯжениЯ на переходах база — эмиттер транзисторов к нвертирующего каскада 7 и отражателя 5 тока, Коэффи>агенты передачи тока базы (эмиттера) всех р-и-р торцовых транзисторов в интегральном формирователе импульсов на их рабочих токах одинаковы и равны Р (с(.р), что достигается известными конструктивно топологическими методами, соответствующим выбором площадей эмиттерных переходов транзистора в инвертирующем каскаде

7 и соответствующих транзисторов в блоке 2 токораспределения, а также сопротивлений резисторов в эмиттерных цепях указанных транзисторов можно добиться того, что выходные токи блока 2 токораспределения окажутся пропорциональны току I токозадающег0 элемента 4 независимо от абсолют-. ного технологического разброса и температурных изменений коэффициентов (3 . В результате обеспечивается высокая стабильность временных параметров блока i формирования выходных уровней, поскольку времена перехода с уровня на уровень и задержки переклю5 154 чения обратно пропорциональны соответствующим режимным токам.

В рассматриваемом случае блок формирования выходных уровней работаl ет при пониженных режимных токах, достаточных для поддержания с необходимой точностью уровней напряжения на выходной клемме 11, заданных логическими сигналами на входной клемме 8 выбора уровней. Так, при нулевом логическом сигнале на входной клемме 8 выбора уровней выходной сигнал определяется напряжением на первом выводе питания блока 1 формирования выходных уровней, а при единичном логическом сигнале — напряжением на вто= ром выводе питания блока 1 формирования выходных уровней. Быстродействие блока 1 формирования выходных уровней определяется режимными токами и оказывается невысоким.

При переключении сигнала на входной клемме 15 управления режимом выходной ток источника 12 тока становится пропорциональным базовому току эталонного транзисто ра 6 (коэфсЬипиент пропорциональиости определяется соотношением площадей эмиттерных переходов транзисторов инвертирующего каскада 7 и соответствуюшего транзистора в источнике 12 тока, а также сопротивлениями соответствующих резисторов в эмиттерных цепях транзисторов, и задается в базу транзистора

13) . Коллекторный ток транзистора 13 возрастает с постоянной времени коэффициента Ь вЂ”

3 опорного напряжения, выходные токи блока 2 токораспределения и выходной ток источника 12 тока. Замыкается цепь положительной обратной связи (ПОС), которая приводит к лавинообразному увеличению коллекторного тока эталонного транзистора б и режимных токов интегрального формирователя импульсов. Конечное значение режимных токов определяется сопротивлением резистораа 14 (R „ ), or раничиваюшего дальнейший рост токов в схеме после насыщения транзистора 13. В режиме с повышенными токами быстродействие блока 1 фо рмир о в ан ия выходных уровней максимально, причем из-за отсутствия зависимости режимных токов в схеме от коэффициентов передачи р-и-р торцовых

7044

50 транзисторов обеспечивается высокая температурная стабильность и технологическая воспроиэводимость временных параметров интегрального формирователя импульсов.

Обратное переключение,погического состояния на входной клемме 15 вновь приводит к включению ПОС, цепь которой разрывается после эапирания транзистора 13.

Входное импульсное воздействие изменяет состояние источника 1 2 тока °

При этом базовый ток транзистора 13 изменяется от нуля до значения 4

П„ /К /3 (либо обратно) . Соответственно коллекторный ток эталонного транзистора 6 равен либо I4, либо (I4 + Пп К 4 ) . Передача импульсного йоздействия на источник 3 опорного напряжения через торцовой р-и-р транзистор 13, работающий с генератором тока в базовой цепи, эффективно сужает частотный спектр воздействия в отражателе 5 тока и в базовой цепи т транзистора 13. Если коэффициенты / в интегральном формирователе импульсов возрастут (при повышении температуры ипи при уменьшении рабочих токов), то уменьшение запаса устойчивости источника 3 опорного напряжения в существенной мере кбмпенсируется снижением скорости изменения коллекторного тока транзистора 13 в результате соответствующего уменьшения выходного тока источника 12 тока. Таким образом, при изменении f51, происходит подстройка параметров импульсного воздействия на входе источника

3 опорного напряжения, снижающая вероятность появления значительных колебаний режимных токов при изменении режима формирователя.

В результате изменение режимных токов блока 1 формирования выходных уровней имеет апериодический характер, уменьщается время установления режима по сравнению с колебательным процессом, исключаются ложные переключения на выходе схемы.

Формула изобретения

Интегральный формирователь импульсов, содержащий блок формирования вы- ходных уровней, блок токораспределения и источник опорного напряжения, выводы питания которого соединены соответственно с первой и второй шинами питания в источнике опорного наl547044

Сос тавитель В. Бутин

Техред Л. Сердюкова Корректор Т,Малец

Редактор А.Ревин

Заказ 84/ 90 Тираж 663 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101

1 пряжения, токоэадающий элемент, эталонный транзистор, отражатель тока и инвертирующий каскад, первый выход иивертирующего каскада соединен с ба5 зой эталонного транзистора, вход инвертирующего каскада соединен с выходом отражателя тока и через токозадающий элемент - с первой шиной питания и эмиттером эталонного транзисто- 10 ра, коллектор которого соединен с . входом отражателя тока, вывод питания которого соединен с второй шиной питания, второй выход инвертирующего каскада источника опорного напряжения 15 соединен с входом блока токораспределения, выходы которого соединены с соответствующими входами задания режима блока формирования выходных уровней, вход которого соединен с входной клеммой выбора уровней формирователя, а выход — с выходной клеммой формирователя, о т л и ч а юшийся тем, что, с целью повышения точности формирования выходных уровней и быстродействия путем подавления ложных переключений на выходе формирователя при управлении режимом, в него введены источник тока, транзистор и резистор, выход источника опорного напряжения соединен с пер" вым входом источника тока, выводы питания источника тока соединены с соответствующими шинами питания, вто— рой вход источника тока соединен с входной клеммой управления режимом устройства, выход источника тока соединен с базой транзистора, эмиттер которого соединен с первой шиной питания, коллектор через резистор соединен с выходом отражателя тока °