Устройство для измерения частоты

 

Изобретение может быть использовано в быстродействующих преобразователях частоты. Целью изобретения является повышение точности измерения за счет исключения динамической погрешности. Для достижения цели в устройство введены счетчик 10 импульсов, регистр 11 памяти, RS-триггер 12, элемент И 13, элемент 14 задержки и шина 15 "Пуск". Устройство также содержит блок 1 управления, генератор 2 импульсов эталонной частоты, делитель 3 частоты, элемент И 4, счетчик 5 импульсов, регистр 6, блок 7 переписи, управляемый делитель 8 частоты. 1 ил.

СООЭ СОВЕТСКИХ

РЕСПУБЛИК (g1)g G О! R 23/1О

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И О НАИТИЯМ

ПРИ ГКНТ СССР

К А BTOPCXOtHV СВИДЕТЕЛЬСТВУ

1 (21) 4362616/24-21 (22) 11.01.88 (46) 15.03.90. Бюл. У l0 (71) Пенэенский политехнический институт (72) В.Н. Попов, Н.А. Сипягин и В.Н. Лебедев (53) 621.3(088.8) (56) Авторское свидетельство СССР И 573768, кл, С 01 К 23/10, 1977, Авторское свидетельство СССР

Р 1170373, кл. С 01 R 23/)О, 1985. . (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ЧАСТОТЫ (57) Иэобретение может быть исполь„.Я0„„1550434 А 1

2 зовано в быстродействующих преобраэователях частоты. Целью иэобретения явля ется и ов ьппение точ но с ти из мер ения эа счет исключения динамической погрешности. Для достижения цели в устройство введены счетчик 10 импуль" сов, регистр l! памяти, RS-триггер

12, элемент И 13, элемент !4 задержки и шина 15 "Пуск". Устройство также содержит блок 1 управления, генератор

2 импульсов эталонной частоты, дели.тель 3 частоты, элемент И 4,.счетчик

5 импульсов, регистр 6, блок 7 переписи, управляемый делитель 8 частоты. 1 ил.

1550434

Изобретение относится к цифровой техник е иэмер ения час то ты следов ания импульсов, Целью изобретения является повы5 шение точности измерения за счет исключения динамической погрешности преобразования частоты в код.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство для измерения частоты содержит блок 1 управления, генера) тор 2 импульсов эталонной частоты, делитель 3 частоты, первый элемент

И 4, первый счетчик 5 импульсов, первый регистр 6 памяти, блок 7 переписи, управляемый делитель 8 частоты, второй счетчик 9 импульсов, третий счетчик 10 импульсов, второй регистр 11 памяти, RS-триггер 12, второй элемент И 13, элемент 14 задержки, шину "Пуск" 15Ä

Входом устройства является первый вход блока 1 управления, первый выход 25 которого соединен с вторым входом первого элемента И 4, первый вход которого объединен с вь|ходом управляемого делителя 8 частоты и соединен с четвертым входом блока 1 управления, второй вход которого соединен с шиной 15 "Пуск", третий вход соединен с выходом генератора 2 импульсов эталонной частоты, который соединен с входом делителя 3 частоты и счетным входом управляемого делителя

8 частоты, (п+1) информационных входов которого соединены с (и+1) информационными выходами блока 7 переписи, и информационных входов которого соединены с и информационными выходами второго регистра 11 памяти, п информационных входов которого соединены с и информационными выходами первого регистра 6 памяти, и информационных входов которого соединены с п информационными выходами первого счетчика

5 импульсов, (n-1) информационных выходов которого соединены с (n-1) информационными входами третьего счетчика 10 импульсов„ выход которого соединен с синхровходом второго регистра 11 памяти, входом элемента

14 задержки и R-входом RS-триггера

12 выход которого соединен с первым

Р

55 входом второго элемента И 13, выход которого соединен со счетным входом третьего счетчика 10 импульсов, установочный вход которого объединен с синхровходом первого регистра 6 памяти и соединен с вторым выходом блока 1 управления, третий выход которого сосдинен с установочным входом второго счетчика 5 импульсов и S-входом RS-триггера 12. Второй управляющий вход блока 7 переписи соединен с четвертым выходом блока 1 управления, первый управляющий вход блока 7 управления соединен с выходом элемента

14 задержки, при этом выход делителя

3 частоты соединен со счетным входом первого счетчика 5 импульсов и вторым входом второго элемента И 13, а информационные выходы счетчика 9 импульсов являются выходом устройства.

Устройство работает следующим образом, В момечт поступления первого после сигнала "Пуск" импульса измеряемой частоты f по его переднему фронту на втором выходе блока 1 управления формируется импульс, обеспечивающий перепись содержимого счетчика 5 в регистр 6 памяти и в счетчик 10.

По заднему фронту входного импульса

f. на третьем выходе блока 1 управх ления формируется сигнал, обеспечивающий установку счетчика 5 в нулевое состояние, установку RS-триггера 12 в единичное состояние. Процесс кодирования начинается в момент прихода второго импульса входной последовательности. Кроме того, сигнал с первого выхода блока 1 управления открывает элемент И 4 на все время измерительного интервала Т„, формируемого в блоке.1 управления путем пересчета импульсов эталонной частоты

f, поступающей на третий вход этого блока.

Импульсная последовательность с выхода генератора 2 опорной частоты поступает на счетный вход управляемого делителя 8 частоты и на вход делителя 3 частоты, коэффициент деления которого равен M. Период следования управляющих импульсов с выходов блока 1 управления определяется периодом следования импульсов входной последовательности f .

Импульсы с выхода делителя 3 частоты поступают на счетный вход счетчика 5, счетный вход счетчика 10 работающего в режиме вычитания через элемент И 13 с частотой f

Зх. мин

5 15 мом коде. Причем емкость счетчика 10 выбрана в два раза меньше, чем емкость счетчика 5, а разрядность счетчика 5 и частота опорных импульсов

Е выбираются таким образом, чтобы периоду минимальной частоты Т „соответствовал код 1000...0, т.е. единица в старшем разряде. Соответственно код периода максимальной частоты Т,„„=0100. ° .О. Данное условие позволяет синхронизировать два одновременно протекающих процесса в устройстве: кодирование и развертку кода.

3а период Тх, (текущего периода входной последовательности) входного сигнала x(t) в счетчике 5 будет сформирован кодовый эквивалент данного периода

fo

N =Т т х;11

Предположим, что сигнал на входе устройства скачком изменяется от

Т к Т . Как указывалось,Т „щ„„ мин с мин соответствует код 1000...0.

В момент времени, соответствующий окончанию Т,, блок 1 управления формирует управляющие сигналы, которые обеспечивают следующее продвижение информации. Код N счетчика 5 переписьвается в регистр 6 памяти и счетчик 10 будет в нулевом состоянии, затем счетчик 5 обнуляет-, ся, триггер 12 установится в единичное состояние и открьвается элемент

И 13. Первый же импульс последовательности Е /М, поступивший на счетный вход счетчика 10 вызовет установку всех его разрядов в единицу и сформирует на его выходе импульс, который осуществит сброс триггера

12, перепись содержимого регистра

6 памяти в регистр 11 памяти и с задержкой >, которую обеспечивает элемент 14 задержки (причем

3 Зс@ где 0 — время распространейия сигнала через элемент 14 задержки; время, необходимое для записи кода в регистр 11),произведет перепись содержимого регистра 11 памяти со .сдвигом на 1 разряд в сторону старших разрядов в инверсном коде через блок .7 переписи в управляемый делитель 8 частоты.

Частота следования импульсов на выходе управляемого делителя 8 частоты определяется выражением о, Е, ЮЫХ о

Т„„„,—

М

5 т. е, в М раз выше входной, Эта импульсная последовательность поступает на вход счетчика 9, где в течение времени Тн, будет сформирован код частоты входного сигнала

1 0 1 н м OlIX <3M 6X At litt ™

Согласно предположению о скачке сигнала на входе устройства, в счетчике 5 производится кодирование Т мин"

В момент окончания периода Т„„„ сигналами с блока 1 управления кодовый эквивалент периода Тми переписывамин ется в счетчик 10 и регистр 6 памяти.

В счетчике 10 будет содержаться код

1000...0, соответствующий Т „„ . Затем

2р в счетчике 5 начинается процесс кодирования следующего периода, Импульсная последовательность

25 до нуля, а затем первый же импульс обеспечит формирование на выходе счетчика 10 импульса, который перепишет содержимое регистра 6 в регистр

11 и с задержкой а через блок 7 пеЗо реписи содержимое регистра 11 в счетчик управляемого делителя 8 частоты.

К тому времени заканчивается процесс развертки кода максимального периода T«„, т ° е. на выходе управЗ5 ляемого делителя 8 частоты сформировано И импульсов. В случае скачка входного сиги ла от Тмин к Тмакс работа устройства происходит следующим образом, 4р В момент окончания Т „„ кодовый эквивалент периода Т „„ переписывается из счетчика 5 в регистр 6 и счетчик 10. Предположим, что следующий период также T „„ . Теперь в момент

45 окончания кодирования на выходе счетчика 10 формируется импульс, который переписывает содержимое регистра 6 в регистр 11, производит сброс триггера 12 и с задержкой С через блок 7 переписи

5р со сдвигом на один разряд в сторону старших разрядов содержимое регистра

11 в управляемый делитель 8 частоты, где начинается очередной цикл процесса развертки нового кода. Кроме то55 го, содержимое счетчика 5 сигналом с блока 1 управления переписывается в регистр 6 и счетчик 10, Период на входе устройства изменяется до Т „,, так как содержимое

1550434 счетчика 10 соответствует Т, то мин через время, соответствующее Т мин на выходе счетчика 10 будет сформирован импульс, по которому информация из регистра б перепишется в ре5 гистр 11. К этому времени закончится также процесс развертки кода предыдущего периода. Начинается процесс развертки кода второго периода

Т„„„„. Кодирование Т „,, продолжается.

В момент окончания Т „„ соцержимое счетчика 5 переписывается в регистр

6 и счетчик 10. Как указывалось выше, первый же импульс последовательности

Е /М сформирует на выходе счетчика

10 импульс, который обеспечит перепись содержимого регистра б в регистр

11 и с задержкой 8.. содержимого ре1 гистра 11 в управляемый депитель 8 частоты, Так как Т вЂ”-;27 что со-!

Цацка мин ответствует динамическому диапазону, то к моменту подачи кода максимального периода заканчивается и процесс развертки кода предыдущего периода . 25 иин

В предлагаемом устройстве реапизован метод постоянной временной задержки на время, равное максимальному периоду Т входного сигнала, что обеспечивает исключение динамической погрешности и„=ледовательно, увеличивает динамическую точность измерения.

Таким образом, предлагаемое устpofIcTBo для измерения частоты обес . печивает высокую точность в статическом и динамическом режимах измерений, погрешность квантования имеет значсние, не превышающее +0,5/N (максимально возможное для дискретных устройств), а динамическая погрешность исключается, Формула из обретения

Устройство для измерения частоты,, содержащее блок управления, делитель частоты, два счетчика импульcorпервый элемент И, первый регистр памяти, управляемый делитель частоты, блок переписи, шину "Пуск" и генератор импульсов эталонной частоты, выход которого соединен с входом делителя частоты, счетным входом управляемого делителя частоты и тре" тьим входом блоха управления, первый вход блока управления является входом устройства, второй вход соединен с шиной "Пуск", а четвертый входс выходом управляемого делителя частоты и первым входом первого элемента И, второй вход которого соединен с. первым выходом блока управления, второй выход которого соединен с синхровходом.первого регистра памяти, а третий — с входом установки первого счетчика, выходь которого соединены соответственно с входами первого регистра памяти, второй управляющий вход блока переписи соединен с четвертым выходом блока управления, информационные выходы блока переписи соединены с информационными входами управляемого делителя частоты, выход первого элемента И соединен со счетным входом второго счетчика, информационные выходы которого являются выходом устройства, выход делителя частоты соединен со счетным входом первого счетчика, о т л и— ч а ю щ е е с я тем, что, с целью повышения точности измерения за счет исключения динамической погрешности, .в него дополнительно введены третий счетчик, второй регистр памяти, второй элемент И, элемент задержки и

RS-триггер, S-вход которого соединен с третьим выходом блока управления, а R âõîä — с синхровходом второго регистра памяти, входом элемента задержки.и выходом переполнения третьего счетчщса, установочный вход которого соединен с вторым выходом блока управления, выход RS- триггера соединен с первым входом второго элемента И, выход которого соединен со счетным входом третьего счетчика, информационные входы которого с первого по (a-1)-й соответственно соединены с информационными выходами первого счетчика, выходы первого регистра памяти соответственно соединены с входами второго регистра памяти, выходы которого соединены с входами блока переписи, второй вход второго элемента И соединен с выходом делителя частоты, выход элемента за-,держки соединен с первым входом блока переписи.