Устройство для формирования оптимальных дискретно-частотных сигналов
Изобретение относится к радиотехнике. Цель изобретения - увеличение ансамбля формируемых дискретно-частотных сигналов. Устройство для формирования оптимальных дискретно-частотных сигналов содержит блок 1 ВЧ-генераторов, генератор 2 синхроимпульсов, формирователь 3 числа, ключ 4, сумматор 5 по модулю (N + 1) и дешифратор 6. Цель достигается введением сумматора 7 по модулю V, дешифраторов 8 и 12, матричного постоянного запоминающего блока 9, мультиплексора 10, регистра 11 хранения исходной кодовой последовательности и формирователей 13 и 14 числа, с помощью которых включается один из V ВЧ-генераторов блока 1 на время, определяемое тактовой частотой генератора 2. 1 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН ((9) ®U (ш (51)5 Н 04 1 27/12
g, V PP
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н АBTOPCKOMV СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР (21) 4430355/24-09 (22) 26.05.88 (46) 23.03.90. Бюл. Ф 11 (72) Н.И.Гриненко, А.Ф.Лысаковский и Ю.Н.Соловьев (53) 621.396.6 (088.8) (56) Авторское свидеТельство СССР
11- 362437, кл. Н 03 К 3/80, 1971. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ОПТИМАЛЬНЫХ ДИСКРЕТНО-ЧАСТОТНЫХ СИГНАЛОВ (57) Изобретение относится к радиотехнике. Цель изобретения — увеличение ансамбля формируемых дискретно-частот2 ных сигналов. Устр-во для формирования оптимальных дискретно-частотных сигналов содержит блок 1 ВЧ-генераторов, генератор 2 синхроимпульсов, формирователь 3 числа, ключ 4, сумматор 5 по модулю (п+1) и дешифратор 6.
Цель достигается введением сумматора
7 IIO модулю ч, дешифраторов 8 и 12, матричного постоянного запоминающего блока 9, мультиплексора 10, регистра
11 хранения исходной кодовой последовательности и формирователей 1.3 и 14 числа, с помощью которых включается один из v ВЧ-генераторов блока 1 на время, определяемое тактовой частотой генератора 2. 1 ил.
И2
1552395
Изобретение относится к радиотехнике и может быть использовано в асинхронно-адресных системах связи.
Цель изобретения — увеличение ан5 самбля формируемых дискретно-частотных сигналов.
На чертеже изображена структурная электрическая схема предлагаемого устройства. 10
Устройство для формирования оптимальных дискретно — частотных сигналов содержит блок 1 высокочастотных генераторов, генератор 2 синхроимпульсов, первый формирователь 3 числа, ключ сумматор 5 по модулю (и +1), первый дешифратор 6, сумматор 7 по модулю v„ второй дешифратор 8, матричный постоянный запоминающий блок 9, мультиплексор 10, регистр 11 хранения ис- 20 ходной кодовой последовательности, третий дешифратор 12 и второй и третий формирователи 13 и 14 числа.
Устройство работает следующим образом. 25
В исходном состоянии в регистр 11 хранения исходной кодовой последовательности записывается в двоичном коде от ключей начальной установки (не показаны) последовательность десятичных 3р чисел из сегмента натурального ряда от 1 до v, причем в двух произвольно рыбранных группах элементов памяти не допускается запись одинаковых десятич- ных чисел, а порядок записи чисел во все v групп элементов памяти регистра
11 произвольный. Другими словами, в регистр 11 записывается из общего количества v произвольная перестановка ч десятичных чисел из сегмента на- щ турального ряда от 1,цо v.
От источника сообщений (не показан) поступает цифровой код у сообщения, а также два цифровых кода у и у> которые при матричном способе задания 45 адресов являются составным адресом корреспондента асинхронно-адресной системы связи. В соответствии с цифровыми кодами у„, у, и у> на все время передачи дискретно-частотного сигнала .первый формирователь 3 числа образует
I число у, = 1-п, поступающее на вход ключа 4, второй формирователь 13 числа образует число у = 1-m, поступающее на вход второго дешифратора 8, третий формирователь 14 числа образует число. у = 0-(v-1), поступающее на первый вход сумматора 7 по модулю v. .Число п равно количеству k элементов в блоке используемой несимметричной блок-схемы, причем (n+1) простое число. Число m — количество базовых блоков относительно абелевой группы автоморфизмов используемой несимметричной блок-схемы. Число v— общее количество элементов блок-схемы. В соответствии с числом у второй д ешифр ат ор 8 выбир ает одну и з ш строк матричного постоянного запоминающего блока 9 емкостью m n десятичных чисел, в которой записаны элементы базового блока используемой несимметричной блок-схемы. В такте с каждым синхроимпульсом, поступающим от генератора 2 синхроимпульсов, ключ 4 подает число у, на вход сумматора 5 по модулю (п+1) . Накопленная сумма — + у, шой(п+1) поступает на вход первого дешифратора 6, в соответствии с которой первьпi дешифратор 6 .выбирает один из п столбцов матричного постоянного запоминающего блока 9 емкостью тпхй десятичных чисел, Число М„ находящееся.на пересечении m — и строки и п-го столбца с выхода постоянного запоминающего блока 9 поступает на второй вход сумматора 7 по модулю v, с выхода которого вычисленная сумма Ь + у mod v поступает на адресный вход мультиплексора 10, Число Ь является номером одной из v групп элементов памяти регистра 11 хранения исходной кодовой последовательности. Мультиплексор 10 подключает группу, элементов памяти по номеру Ь к входу третьего дешифратора
12, который в соответствии с десятичным числом, хранящимся в выбранной группе элементов памяти (не указаны) регистра 11, включает один из v высокочастотных генераторов на время, определяемое тактовой частотой генератора,2.
Окончанию передачи дискретно-частотного сигнала соответствует поступление на управляющий вход ключа 4 (и+1)-го синхроимпульса, при этом в сумматоре 5 по модулю (n+1) накопленная сумма становится равной нулю
0 mod(n+1), а на нулевом выходе первого дешифратора 6 появляется сигнал "Лог. 1", по которому в пер-, вом 3, втором 13 и третьем 14 формирователях чисел в соответствии с новы-. ми цифровыми кодами у, у2 и у, по15523 ступающими от источника сообщений, образуются новые числа у,, у, у..
I I
Формула изобретения
Составитель О.Геллер
Техред Л.Сердюкова Корректор В. Гирняк
Редактор Е.Папп
Заказ 341 Тираж 525 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101
При отсутствии сообщений от источника сообщений десятичные числа у<, 5
I 1 у и у> на выходах формирователей 3, 14 и 13 чисел равны нулю, накопленая сумма в сумматоре 5 по модулю (п+1), равна нулю, сигнал "Лог. 1" присутст- 0 вует на нулевом выходе первого дешифратора 6, на обоих входах сумматора 7 по модулю v присутствуют десятичные числа, равные нулю. Десятичное число нуль присутствует на Входе третьего дешифратора 12, на нулевом входе которого (не показан) присутствует сигнал "Лог. 1", поэтому все v высокочастотных генераторов блока 1 высокочастотны генераторов выключены В 20 этом случае можно осуществить смену используемой оптимальной системы дискретно-частотных сигналов путем
;записи от ключей начальной установки (не показаны). 25
Устройство для формирования оптимальных дискр етно-частотных сигналов, содержащее блок высокочастотных генераторов, первьпi формирователь числа, выход которого соединен с информационным входом ключа, выход которого подключен к входу сумматора по модулю (и+1), выход которого соединен с входом первого дешифратора, нулевой выход которого подключен к управляющему входу первого формирователя числа и к управляющему входу генератора син- 40 хроимпульсов, выход которого подключен к управляющему входу ключа, при
95 6 этом информационный вход первого формирователя числа является первым информационным входом устройства, выходами которого являются выходы блока высокочастотных генераторов, о т л ич а ю щ е е с я тем, что, с целью увеличения ансамбля формируемых дискретно-частотных сигналов, введены два дешифратора, два формирователя числа, сумматор по модулю v, матричный постоянный запоминающий блок, мультиплексор и регистр хранения исходной кодовой последовательности, выходы которого соединены с информационными входами мультиплексора, адресный вход которого подключен к выходу сумматора по модулю v первый вход которого подключен к выходу матричного постоянного запоминающего блока, первьпI вход которого подключен к выходу первого дешифратора, нулевой выход которого соединен с управляющим входом второго формирователя числа и с управляющим входом третьего формирователя числа, выход которого соединен с вторым входом сумматора по модулю v, выход второго формирователя числа через второй дешифратор подключен к второму входу матричного постоянного запоминающего" блока, выход мультиплексора соединен с входом третьего дешифратора, выходы которого подключены к входам блока высокочастотных генераторов, при этом информационные входы второго и третьего формирователей числа являются соответственно вторым и третьим информационными входами устройства, четвертыми информационными входами которого являются входы регистра хранения исходной кодовой последовательности.
