Устройство для контроля последовательностей импульсов

 

Изобретение относится к вычислительной технике и может быть использовано в ЭВМ. Отличительной особенностью устройства является то, что оно обеспечивает контроль импульсных последовательностей, представляющих собой произвольные последовательности изменения уровней логических сигналов, в том числе и перекрывающихся последовательностей. Целью изобретения является расширение функциональных возможностей за счет обеспечения контроля перекрывающихся последвательностей импульсов. Поставленная цель достигается за счет введения элемента 6 задержки, элемента ИЛИ 7, одновибраторов 8.1...8.2N, блока 2 сравнения. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) Г. 06 F 11/16, H 03 К 5/19

ОПИСАНИЕ ИЗОБРЕТЕНИЯ г

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 44234?8/24-24 (22) 10 05.88 (46) 30.03.90. Бюл. V 12 (71) Украинский государственный проектно-технологический и экспериментальный институт "Укроргстанкинпром" (72) С,В.Суярко, В.С.Харченко,.

Г.Н,Тимонькин, С.Н.Ткаченко, С.ф.Тюрин и -О.А,Тищенко (53) 681.3 (088.8) (56) Авторское свидетельство СССР

М 1244666, кл. С 06 F 11/ 16, 1984 .

Авторское свидетельство СССР

1376088, кл. G 06 F 11/16, 1986. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕ (OBATEJlbH0CTEli ИМПУЛЬСОВ (57) Изобретение относится к вычислиIJ

ÄÄSUÄÄ 1553977 А1

2 тельной технике и может быть использовано в ЭВМ. Отличительной особенностью устройства является то, что оно обеспечивает контроль импульсных последовательностей,.представляющих собой произвольные последовательности изменения уровней логических сигналов, в том числе и перекрывающихся последовательностей. Целью изобретения является расширение функциональных возможностей за счет обеспечения контроля перекрывающихся последовательностей импульсов. Поставленная цель достигается за счет введения элемента 6 задержки, элемента ИЛИ 7, одновибраторов 8.1...8.2п, блока 2 сравнения, 2 ил.

1553977

И зобретение относится к вычисли тельной технике и может быть использовано в ЭВМ.

Целью. изобретения является расширение Функциональных возможностей за счет обеспечения контроля перекрывающихся последовательностей импульсов.

На Фиг.l приведена функциональная

:схема устройства; на фиг.2 - временные диаграммы функционирования.

Устройство содержит блок 1 постонной памяти, блок 2 сравнения, сумматор 3, счетчик 4, регистр 5, эле,мент 6 задержки, элемент ИЛИ 7, групlay одновибраторов 8.1-8.2п, нечетные из которой 8.1-8.2п-l реагируют на ,передний фронт импульса, а четные 8.2-8.2п - на задний фронт импульса, входы 9.1-9.п контролируемых последовательностей, входы 10 задания на,чальных условий устройства, синхровход 11 разрешения записи, выход 12 сбоя.

Устройство работает следующим образом.

Вначале производится настройка устройства на контроль заданий импульсной последовательности. При этом на входах 10 устройства устанавливается начальный адрес блока 1 постоянной памяти, после которого записана эталонная последователь,ность, а по импульсу на входе 11 раз решения записи устройства информация с входов 10 заносится в регистр 5.

В исходном состоянии счетчик 4 сброшен в нулевое состояние, поэтому на выходе сумматора 3 также устанавливается начальный адрес блока 1 постоянной памяти, после которого записана эталонная последовательность. При изменении уровней логических сиг алов на входах 9 устройства срабатывают соответствующие нечетные (при изменении уровня с "Он на "1") или четные (при изменении уровня "1" на "0") одновибраторы из группы одновибраторов 8.1-8 ° 2п. Так, например, при изменении уровня логического сигнала с "0" на "1" на входе 9„1 группы 9 устройства срабатывает одновибратор

8.1 (см. Фиг,2), при том же изменении на. входе 9.2 (не показан на фиг.l) срабатывает одновибратор 8.3 (не показан на фиг.l) и т.д. При изменении уровня логического сигнала с "1" на "0" на входе 9.1 группы 9 устройства срабатывает одновибратор 8.2, 5

1О

f5

20 при том же изменении на входе 9.2 (не показан на Фиг.1) срабатывает одновибратор 8.4 (не показан на фиг,l) и т.д. Выходные сигналы пар нечетныйчетный одновибратор (8.1-8.2;

8.2п-1-8.2п) из группы одновибраторов логически суммируются на элементе

ИЛИ 7. Поэтому изменение логических уровней на любом из входов 9 приводит к тому, что изменяется по переднему

Фронту сигнала на выходе элемента

ИЛИ 7 состояние счетчика 4. Это приводит к тому, что на выходе сумматора

3, суммирующего сигналы с выходов счетчика 4 и регистра 5„ устанавливается адрес следующей ячейки блока 1 постоянной памяти„ Так, например, при первом возбуждении выхода элемента

ИЛИ 7 (см. Фиг„2) в соответствии с изменением сигнала на входе 8.1 ин"

Формационных входов 8 устройства на выходе блока 1 постоянной памяти уста навливается эталонный сигнал 10...0, Этот эталонный сигнал поступает на первую группу входов блока 2 сравнения, на вторую группу входов которого поступают сигналы с входов 9 устройства, но само сравнение происходит после срабатывания элемента 6 задержки, выход которого стробирует блок 2 сравнения. Тем самым исключается ложное срабатывание блока 2 сравнения в переходных процессах. Таким образом, по импульсу на выходе элемента 6 задержки блок 2 сравнения сравнивает эталонное значение 10 .„. 0 с реальным набором сигналов на информационных входах 9 устройства, так как они

40 равны, то выход 12 устройства (выход неравенства блока 2 сравнения) не будет возбужден ° При следующем изменении уровней логических сигналов на информационных входах 9 устройства

45 вновь возникает импульс на выходе элемента ИЛИ 7, изменяется состояние счетчика 4 и на выходе блока 1 памяти устанавливается очередной эталонный сигнал 10...1, по импульсу на выходе элемента 6 задержки происходит

50 сравнение этого сигнала с реальным набором сиг налов на информационных входах 9 устройства, та к как они равны, то выход 12 устройства не будет возбужден. При очередном изменении состояния входов

9 устройства из блока 1 постоянной памяти считывается очередной эталонный сигнал 11...1 и так далее, при

1553977 каждом изменении уровней логических сигналов на информационных входах производится сравнение этих наборов с эталонными, т.е. производится контроль импульсных последовательностей.

При возникновении ложного сигнала, например, на разряде 9 ° 1 информационных входов 9 устройства по соответствующему импульсу на выходе элемента

6. задержки в результате несравнения сигналов 0 1.... 1 (эталонный сигнал) и 11....1 (реальный набор сигналов) возбуждаются выход блока 2 сравнения и выход 12 устройства, свидетельствующий о наличии ложного набора сигналов в импульсной последовательности, поступающей на входы 9 устройства °

При необходимости контроля другой последовательности импульсов в регистр 5 записывается начальный адрес блока 1 постоянной памяти, по которому записана первая команда требуемой эталонной последовательности.

Формула и з о б р е т е н и я

Устройство для контроля последовательностей импульсов, содержащее блок постоянной памяти, счетчик и регистр, причем информационные входы регистра являются входами задания начальных условий устройства, вход разрешения записи регистра является синхровходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения контроля перекрывающихся последовательностей импульсов, в него введены сумматор, блок сравнения, элемент задержки, элемент ИЛИ и группа из 2п одновибраторов (где и - число контролируемых последовательностей), причем первая группа информационных входов блока сравнения соединена с группой выходов блока памяти, вторая группа информационных входов блока сравнения является группой входов контролируемых последовательностей устройства, стробирующий вход блока сравнения соединен с выходом элемента задержки, выход блока

2ц сравнения является выходом сбоя устройства, группа выходов регистра соединена с первой группой входов сумматора, вторая группа входов которого соединена с группой разрядных выходов счетчика, выходы сумматора соединены . с адресными входами блока постоянной памяти, вхоцы (2 "1) -го и 2 -го одновибраторов i=1...(2п-1),п ) группы соединены с i-м входом контролируемой последовательности устройства, выходы одновибраторов соединены с входами элемента ИЛИ, выход которого соединен со счетным входом счетчика и входом элемента задержки.

1553977

89

82rzдка

Составитель Е.Торопов

Редактор Л.Веселовская Техред М.Дидык Корректор Т.Палий

Закаэ 457 Тираж 571 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г.ужгород, ул.Гагарина, 101