Генератор псевдослучайной последовательности импульсов

 

Изобретение относится к импульсной технике и может быть использовано в контрольно-измерительной технике. Цель изобретения - повышение достоверности генерируемой последовательности - достигается введением в генератор псевдослучайной последовательности импульсов регистра 14 сдвига, счетчика 9 импульсов, элементов ИЛИ 11, 15, 16 и 17, элемента И 13, триггера 12 и шины 10 начальной установки, обеспечивающих вместе с соответствующим выполнением блока 5 коррекции и новыми функциональными связями запись исходной комбинации в регистры 1, 2 и 3 сдвига, ее коррекцию в них в случае сбоя и периодическое восстановление (подтверждение) исходной комбинации. На чертеже также показаны: мажоритарный элемент 4, коммутатор 6, элемент Запрет 7, шина 8 тактовых импульсов. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОЯЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (1) Н 03 К 3/84

ОПИСАНИЕ ИЗОБРЕТЕНИЯ к двторсном свидетельствам

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ AEHT СССР (21) 4463226/24-21 (22) 19 ° 07.88 (46) 30.03.90. Бюл. Р 12 (72) Г.Ю. Манукян и С,А. Мкртычян (53) 621.374.2(088.8) (56) Авторское свидетельство СССР

11 428373, кл. G 06 Г 7/58, 1972, Авторское свидетельство СССР

Р 1072084, кл. G 06 F 7/58, 1982. (54) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ (57) Изобретение относится к импульсной технике и может быть использовано в контрольно-измерительной технике.

Цель изобретения — повьппение достоверности генерируемой последовательности — достигается введением в генеÄÄSUÄÄ 1554117 А1 ратор псевдослучайной последовательности импульсов регистра 14 сдвига, счетчика 9 импульсов, элементов ИЛИ

11, 15, 16 и 17, элемента К 13, триггера 12 и шины 10 начальной установки, обеспечивающих вместе с соответствующим выполнением блока 5 коррекции и новыми функциональными связями запись исходной комбинации в регистры 1, 2 и 3 сдвига, ее коррекцию в них в случае сбоя и периодическое восстановление (подтверждение 7 исходной комбинации. На чертеже также показаны: мажоритарный элемент 4, коммутатор 6, элемент ЗАПРЕТ Z шина 8 тактовых импульсов. 1 s.ï. ф-лы, 2 ил.

1554117

Изобретение относится к импульсной технике и может быть использовано в контрольно-измерительной. технике.

Цель изобретения — повышение достоверности генерируемой последова5 тельности, На фиг, 1 представлена электричес кая структурная схема генератора псевдослучайисй последовательности импульсов; на фиг. 2 - пример выполнения схемы блока коррекции.

Устройство (фиг.1) содержит первый 1, второй 2 и третий 3 регистры сдвига Выходы которых соединены с соответствующими входами мажоритарного элемента 4, с группой входов блока 5 коррекции и с соответствующими входами коммутатора 6, элемент ЗАПРЕТ 7, шину 8 тактовых импульсов, соединенную со.счетным входом счетчика 9 импульсов, шину 10 начальной установки, соединенную с первым входом первого элемента ИЛИ 11, выход которого соединен с первым входом триггера 12, выход которого соединен с первым входом элемента И 13, выход которого соединен с входом синхронизации четвертого регистра 14 сдвига, выход которого соединен со своим ин- 30 формационным входом и с вторыми входами второго 15, третьего 16 и чет.вертого 17 элементов ИЛИ, выходы которых соединены с информационными входами соответственно первого I, второго 2 и третьего 3 регистров сдвига, входы синхронизации которых соединены с вторым входом элемента

И 13 и вторым выходом блока 5 коррекции, второй вход которого соединен

40 с выходом триггера 12, второй вход которого соединен с шестым: выходом блока 5 коррекции, третий, четвертый и пятый выходы которого. соединены соответственно с первым, вторым и 45 третьим входами коммутатора, первый, второй и третий выходы которого соединены с первыми входами соответственно второго 15, третьего 16 и четвертого 17 элементов ИЛИ. Первый вход блока 5 коррекции соединен со счетным входом счетчика 9 импульсов, выход переполнения которого соединен с вторым входом первого элемента

ИЛИ 11. Первый выход блока 5 коррекции соединен с вторым входом элемента

ЗАПРЕТ 7, первый вход которого соединен с выходом мажоритарного элемента 4.

Блок 5 коррекции (фиг. 2) содержит первый 18, второй 19 и третий 20 элементы ИЛИ-НЕ, первый 21, второй 22 и третий 23 блоки сравнения, выходы которых соединены соответственно с вторым, третьим и четвертым входами блока 24 памяти, с первого по шестой элементы И 25-30, с первого по пятый элементы ИЛИ 31-35, элемент 36 задержки, первый 37, второй 38 и третий 39 триггеры, генератор 40 пачки импульсов.

Выход генератора 40 соединен с первым входом первого элемента ИЛИ 31, выход которого является вторым .выходом блока 5 коррекции, первый вход которого соединен с вторым входом первого элемента ИЛИ 31 и первыми входами. первого — шестого элементов

И 25-30, первый, второй и третий выходы блока 24 памяти соединены с вторыми входами соответственно четвертого 28, пятого 29 и шестого 30 элементов И, выходы которых соединены с вторыми входами соответственно второго

32, третьего 33 и четвертого 34 элементов ИЛИ, выходы которых соединены с первыми входами соответственно первого 37, второго 38 и третьего 39 триггеров, выходы которых являются соответственно третьим, четвертым и пятым выходами блока 5 коррекции и соединены с входами пятого элемента

ИЛИ 35, выход которого является первым выходом блока 5 коррекции и соединен с входом управления генератора 40 пачки импульсов и входом элемента 36 задержки, выход которого соединен с вторыми входами первого 37, второго

38 и третьего 39 триггеров и является шестым выходом блока 5 коррекции, второй вход которого соединен с первым входом блока 24 памяти. Выходы первого 18, второго 19 и третьего 20 элементов ИЛИ-НЕ соединены с вторыми входами соответственно первого 25, второго 26 и третьего 27 элементов И, выходы которых соединены с первыми входами соответственно второго 32, третьего 33 и четвертого 34 элементов ИЛИ, Входы первого элемента ИЛИНЕ 18 соединены с первой группой входов второго блока 22 сравнения и с

I первой группой входов первого бло" ка 21 сравнения, вторая группа входов которого соединена с входами второго элемента ИЛИ-HE 19 и с первой группой входов третьего блока 23

5 15541 сравнения, вторая группа входов которого соединен с второй группой входов второго блока 22 сравнения и с входами третьего элемента ИЛИ-НЕ 20.

Входы первого 18, второго 19 и третьего 20 элементов ИЛИ-НЕ являются группой входов блока 5 коррекции.

Генератор псевдослучайной последовательности импульсов работает следующим образом.

Перед началом работы устройство устанавливается в исходное состояние, для чего постоянно присутствующая на установочных входах счетчика 9 импуль-15 сов двоичная кодовая комбинация, соответствующая числу N=2 -1 (где N— число тактов псевдослучайной последовательности максимальной длины, а

n — - число разрядов регистра сдвига), записывается в него по сигналу с шины 10 начальной установки, поступающему через элемент ИЛИ 11 на вход синхронизации счетчика 9 импульсов.

Этот же сигнал устанавливает триггер 25

12 в единичное состояние, Сигнал "1" с выхода триггера 12 поступает на второй вход блока 5 коррекции, вызывая появление сигнала "1" на первом выходе блока 5 коррекции, который блокирует выход устройства. При этом сигналы "1" с третьего, четвертого и пятого выходов блока 5 коррекции, поступая на первый, второй и третий управляющие входы коммутатора 6, обеспечивают блокировку всех сигналов, поступающих на информационные входы коммутатора 6 (на всех выходах последнего имеют место уровни "0").

С второго выхода блока 5 коррекции начинает поступать пачка из и тактовых импульсов на входы синхронизации регистров 1, 2 и 3 сдвига, а также ,на вход синхронизации регистра 14 сдвига (через элемент И 13), в ко- 45 .тором хранится начальная кодовая комбинация для регистров 1, 2 и 3 сдвига. Эта комбинация считывается с выхода регистра 14 сдвига, работающего в режиме кольцевого регистра, поступает через элементы ИЛИ 15, 16 и 17 на информационные входы регистров 1, 2 и 3 сдвига, работающих в режиме разомкнутого регистра сдвига. Запись начальной кодовой комбинации в реги- 55 стры 1, 2 и 3 сдвига завершается после подачи n-ro импульса пачки, после чего с шестого выхода блока 5 коррекции выдается сигнал, сбрасывающий

17 6 триггер 12 в исходное нулевое состояние. При этом блокируется прохождение тактовых импульсов с второго выхода блока 5 коррекции через элемент И 13 на тактовый вход регистра 14 сдвига, а на всех выходах блока 5 коррекции перед началом генерации устанавливаются уровни "0 .

Работа генератора псевдослучайной последовательности импульсов в режи ме генерации псевдослучайной последовательности импульсов осуществляется подачей тактовых импульсов по шине 8 тактовых импульсов, Если во время генерации псевдослучайной последовательности импульсов регистры 1, 2 и 3 сдвига содержат одну и ту же информацию, отличную от нулевой, то тактовые импульсы, поступая на первый вход блока 5 коррекции, с второго выхода последнего поступают на вховходы синхронизации регистров 1, 2 и

3 сдвига, обеспечивая изменение состояния их разрядов. Эти же тактовые импульсы поступают также на счетный вход (обратного счета) счетчика 9 импульсов, работающего в режиме ньяитания от числа И=2 -1 до О, Сигналы с выходом 1,i u n-ro pasрядов регистра 1 сдвига и аналоговых разрядов регистров 2 и 3 сдвига поступают на группу входов коммутатора 6 и преобразуются в нем в сигналы обратной связи. С первого, второго и третьего выходов .;оммутатора 6 сигналы обратной связи через соответствующие элементы ИЛИ 15, 16 i 17 поступают на информационные входы регист" ров 1, 2 и 3 сдвига, обеспечивая генерацию в каждом нз них псевдослучайной последовательности с одним порождающим полиномом и с периодом N=2 -1.

Псевдослучайная последовательность импульсов поступает на выход устройства через элемент ЗАПРЕТ 7, открытый нулевым сигналом с первого выхода блока 5 коррекции.

Мажоритарнъы элемент 4 обеспечивает исключенпе ошибок при считывании элементов псевдослучайной последовательности в случае сбоя из регистров 1,2 и 3 сдвига.

При искажении информации в любом из регистров 1, 2 и 3 сдвига либо обнулении любого пз них в устройстве обеспечивается запись в регистр сдвига, для которого было зафиксировано искажение информации, либо обнуление

1554117 неискаженной кодовой последовательности. При этом выдача псевдослучайной последовательности импульсов на выход устройства блокируется сигналом, поступающим с первого выхода блока 5 коррекции.

Например, в случае искажения ин формации либо при обнулении в регистдви а сигнал 1, поступ с третьего выхода блока 5 коррекции на первый вход коммутатора 6, блокирует прохождение сигналов, поступающих на.коммутатор 6 с выходов k n и i-ro разрядоь регистра 1 сдвига, и обеспечивает прохождение на выход коммутатора 6 сигналов с соответствующих выходов регистров 2 и 3 сдвига при отсутствии сигналов "1" (сигналов сбоя) на втором и третьем входах коммутатора 6 (с четвертого и пя.того выходов блока 5 коррекции соответственно).

При обнулении двух любых регистров сдвига коррекция их содержимого 25 реализуется по сигналам на входах коммутатора 6, для которых блокировки не будет.

При одновременном присутствии сигналов "1" (сигналов сбоя) на первом, 30 втором и третьем входах коммутатора 6 (имеющем место либо при наличии сигнала "1" на втором входе блока 5 коррекции либо при одновременном обнулении всех регистров 1 2 и 3 . 35 сдвига) обеспечивается блокировка всех сигналов, поступающих на информационные входы коммутатора 6, Импульсы, осуществляющие считыва" ние в соответствующий регистр сдвига 4р корректирующей информации, поступают на входы синхронизации регистров 1, 2 и 3 сдвига с второго выхода бло-. ка 5 коррекции.

В режиме коррекции каждый из ре- 45 гистров 1, 2 и 3 сдвига, в котором „ зафиксировано обнуление либо искажение информации, работает без обратной связи, т.е..в режиме обычного регистра сдвига, на который поступает 50 неискаженная последовательность.

Режим коррекции завершается после подачи п-.ãî корректирующего тактового импульса, после чего на первом выходе блока 5 коррекции устанавливается уровень "0", деблокирующий выход устройства. Уровни "0" устанавливаются также на третьем, четвертом и пятом выходах блока 5 коррекции. Так как наличие искажения информации одновременно в двух. любых регистрах 1,2 и 3 сдвига приводит (в результате ошибочной коррекции) к появлению псевдослучайной последовательности, отличной от исходной, а при обнулении всех регистров 1,2 и 3 сдвига происходит самопроизвольное отключение устройства, в нем предусмотрено периодическое восстановление начальной кодовой комбинации в регистрах 1, 2 и 3 сдвига.

При появлении на выходе обратного переноса (<0) счетчика 9 импульсов сигнала, который поступает через второй вход элемента ИЛИ 11 íà его вход синхронизации, обеспечивается повторная запись в счетчик 9 импульсов числа M 2 -1 с его установочных входов.

Этот же сигнал поступает также на вход установки в единичное состояние триггера 12 ° Появление сигнала "1" (с выход- триггера 12) на втором входе блока 5 коррекции и на первом входе элемента И 13 обеспечивает аналогично описанному запись начальной кодовой комбинации из регистра 14 сдвига во все регистры 1-3 сдвига для установки устройства в исходное состояние.

Блок 5 коррекции (фиг.2) работает следующим образом, Триггеры 37-39 находятся в исходном нулевом состоянии, При выработке псевдослучайной последовательности содержимое регистров 1-3 сдвига перед поступлением на их входы синхронизации очередного импульса должно совпадать. Если регистры 1-3 сдвига содержат одну и ту же информацию, отличную от н1 левой, а на втором входе блока 5 коррекции отсутствует сигнал "1", то на выходах элементов ИЛИ-НЕ 18-20 и блоков 21"23 сравнения имеются уровни "0", определяя нулевое состояние всех выходов блока ?4 памяти. Тактовые импульсы с шины S тактовых импульсов поступают на первые вход блока 5 коррекции и через элемент ИЛИ

31 — на второй выход блока 5 коррекции, одновременно поступая на входы элементов И 25-30, Однако присутствие сигналов "0" на вторые входа последних обеспечивает состояние "0" на их выходах. Таким образом, триггеры 3739 остаются в исходном нулевом состоянии.

Если происходит обнуление любого из регистров 1-3 сдвига, то на вторых

1554117

10 входа соответствующих элементов И 2527 появляются сигналы "1" и при поступлении на первые входы элементов

И 25-27 очередного тактового импульса с первого входа блока 5 коррекции происходит установка в единичное состояние соответствующего из тригге- ров 37-39, В результате с прямых выходов триггеров 37-39 сигналы "1" по10 ступают на соответствующие третий, четвертый и пятый выходы блока 5 коррекции.

Например, если состояние регистра 1 сдвига стало отличным.от состоя- 15 ний регистров 2 и 3 сдвига, то на входы блока 24 памяти с выходов соответ.ствующих блоков 21-23 сравнения поступает кодовая комбинация (1,1,0).

В результате этого с первого выхода блока 24 памяти сигнал "1" поступает на второй вход элемента И 28 и с приходом на его первый вход тактового импульса поступает через элемент

ИЛИ 32 на вход установки в единичное 25 состояние триггера 37, устанавливая последний в единичное состояние, Если состояние каждого из регистров 1-3 сдвига становится отличным от состояния двух других, то прове- 30 дение коррекции не имеет смысла из-за невозможности определения исправного регистра сдвига, На третьем, четвертом и пятом выходах блока 5 коррекции при этом появляются сигналы "1".

При установлении хотя бы одного из триггеров 37-39 в единичное состояние на выходе элементов ИЛИ 35 появляется сигнал "1", поступающий на первый выход блока 5 коррекции и бло- 40 кирующий выход устройства на время проведения коррекции. Сигнал "1" поступает также на вход элемента 36 задержки и на вход генератора 40 пачки импульсов. С выхода последнего начи- 45 нают поступать импульсы с длиной пачки, равной и.

Программирование блока 24 памяти (ПЗУ) осуществляют для обеспечения работы устройства в соответствии с описанной логикой.

Формула изобретения

1 ° Генератор псевдослучайной последовательности импульсов, содержа- щий три регистра сдвига, выходы которых соединены с соответствующими входами коммутатора, с соответствующими входами группы входов блока коррекции и с соответствующими входами мажоритарного элемента, Bbrxop которого соединен с первым входом элемента ЗАПРЕТ, второй вход которого соединен с первым выходом блока коррекции, первый вход которого соединен с шиной тактоI вых импульсов, второй выход блока коррекции соединен с входами синхро- низации первого, второго и третьего регистров сдвига, третий, четвертый и пятый выходы блока коррекции соединены соответственно с первым, вторым и третьим входами коммутатора, отличающийся тем, что, с целью повышения достоверности генерируемой последовательности, в него введены счетчик импульсов, четыре элемента ИЛИ, элемент И, триггер, четвертый регистр сдвига и шина начальной установки, соединенная с первым входом первого элемента ИЛИ, выход которого соединен с входом синхронизации счетчика импульсов и с первым входом триггера, выход которого соединен с первым входом элемента И и с вторым входом блока коррекции, шестой выход которого соединен с вторым входом триггера, первый, второй и третий выходы коммутатора соединены с первыми входами соответственно второго, третьего и четвертого элементов ИЛИ, выходы которых соединены е информационными входами соответственно первого, второго и третьего регистров сдвига, входы синхронизации которых соединены с вторым входом элемента И, выход которого соединен с входом синхронизации четвертого регистра сдвига, выход которого соединен своим информационным входом и с вторыми входами второго, третьего и четвертого элементов ИЛИ, шина тактовых импульсов соединена со счетным входом счетчика импульсов, выход пе реполнения которого соединен с вторым входом первого элемента,ИЛИ.

2. Генератор по п. 1, о т л и— ч а ю шийся тем, что блок коррекции содержит три элемента ИЛИ-НЕ, три блока сравнения, шесть элементов И, пять .элементов ИЛИ, три триггера, блок памяти, элемент задержки и:генератор пачки импульсов, выход которого соединен с первым входом первого элемента ИЛИ, выход которого является вторым выходом блока коррекции, первый вход которого. соединен

1554117

Составитель Ю. Бурмистров

Редактор М, Петрова Техред А,Кравчук Корректор H. Король

Заказ 464

Тираж 661

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул. Гагарина,101 с вторым входом первого элемента ИЛИ и с первыми входами первого — шестого элементов И, выходы первого, второго и третьего элементов И соединены с первыми входами соответственно второго, третьего и четвертого элементов

ИЛИ, выходы которых соединены с перными входами соответственно первого, второго и третьего триггеров, выходы которых являются соответственно третьим, четвертым и пятым выходами блока коррекции и соединены с входами пятого элемента ИЛИ, выход которого является первым выходом блока коррекции и соединен с входом управления генератора пачки импульсов и входам элемента задержки, выход Которого соединен с вторыми входами первого, второго и третьего триггеров и является шестым выходом блока коррек.ции, второй вход которого соединен с первым входом блока памяти, первый, второй и третий выходы которого соединены с вторыми входами соответст- 25 венно четвертого, пятого и шестого элементов И, выходы которых соединены с вторыми входами соответственно второго, третьего и четвертого элементов ИЛИ, входы первого элемента ИЛИНЕ соединены с первыми группами входов второго блока сравнения и первого блока сравнения, вторая группа входов которого соединена с входами второго элемента ИЛИ-НЕ и с первой группой входов третьего блока сравнения, вторая группа входов которого соединена с второй группой входов второго блока сравнения и с входами третьего элемента ИЛИ-HF., вторые входы первого, второго и третьего элементов И соединены с выходами соответственно первого, второго и третьего элементов

ИЛИ-НЕ, входы которых являются группой входов блока коррекции, выходы первого, второго и третьего блоков сравнения соединены соответственно с вторым, третьим и четвертым входами блока памяти.