Устройство аналого-цифрового преобразования

 

Изобретение относится к электроизмерительной технике, в частности к устройствам преобразования аналоговой информации в цифровую, может быть использовано для построения быстродействующих аналого-цифровых преобразователей повышенной точности и является усовершенствованием устройства по а.с. N 1398093. Цель изобретения - упрощение устройства за счет сокращения объема памяти постоянного и оперативного запоминающих устройств. Новым в устройстве является введение в известное устройство дополнительных блоков: оперативного и постоянного запоминающих устройств, цифрового сумматора и цифроаналогового преобразователя. 3 з.п. ф-лы, 3 ил. 2 табл.

СОЮЗ СОЕЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУбЛИН

А2 цр Н 03 11 1/10

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ по изОбРетениям и отнРцтияи пРи Гннт сссР

ОПИСАНИЕ ИЗОБРЕ ГЕНИЯ (61) 1398093 (21) 4296515/24-24 (22) 19,08,87 (46) 23,04,90. Бюл, М 15 (72) А,А,Солодимов, Г.А,Солодимова и Ю,В,Полубабкин (53) 681,325(088,8) (56) Авторское свидетельство СССР

N - 1398093, кл, Н 03 К. 1/10, 1986. (54) УСТРОЙСТВО АНАЛОГО-ЦИФРОВОГО

ПРЕОБРАЗОВАНИЯ (57) Изобретение относится к электро" измерительной технике, в частности к устройствам преобразования аналоговой информации в цифровую, может

Изобретение относится к электроизмерительной технике, в частности к устройствам преобразования аналоговой информации в цифровую, может быть использовано для работы в цифровых измерительных системах, системах радиолокации, цифровых осцилографах и т,д. и является усовершенствованием устройства по авт,.св;

1398093.

Цель изобретения - упрощение устройства за счет сокращения объема памяти постоянного и оперативного запоминающих устройств, На фиг,1 представлена схема уст. ройства; на фиг,2 - формирователь образцовых сигналов и блок управления; на фиг.3 — схемы основного и дополнительного цифроаналоговых пре образователей.

Устройство содержит аналого-циф ровой преобразователь старших разря„„ЯЦ«15йМО5 быть использовано для построения быстродействующих аналого-цифровых преобразователей повышенной точности и является усовершенствованием устройства по авт. св. 1398093. Цель изобретения — упрощение устройства за счет сокращения объема памяти постоянного и оперативного запоминающих устройств, Новым в устройстве является введение в известное устройство дополнительных блоков: оперативного и постоянного запоминающих устройств, цифрового сумматора и цифроаналогового преобразователя, 3 з.п. ф-лы, 3 ил,, 2 табл. дов 1 (АЦП), регистр 2 памяти, арифметико-логическое устройство 3, выходной И-разрядный регистр 4, элемент 5 задержки, усилитель б разности, аналого-цифровой преобразователь младших разрядов 7 (АЦП), цифроаналоговый преобразователь 8 (ЦАП), постоянное запоминающее устройство 9 (ПЗУ), блок 10 управления, цифровой сумматор 11, оперативное запоминаю- щее устройство 12 (ОЗУ), переключатель 13, элемент ИЛИ 14, формирователь 15 образцовых сигналов и дополнительные узлы: ПЗУ 16, ОЗУ 17, цифровой сумматор 18 и ЦАП 19, Цифровой сумматор 11 состоит из двух последовательно соединенных циф" ровых сумматоров 20 и 21, Формирователь образцовых сигналов 15 и блок

10 управления (фиг,2) содержат блок

22 задания режимов„ блок 23 синхронизаций и источник 24 опорного на1559405

30 пряжения, Блок 22 задания режимов содержит первый 25, второй 26, третий 27 и четвертый 28 переключатели, Блок 23 синхронизации выполнен на элементе ИЛИ 29, счетчике 30, эле5 менте И 31, триггере 32, генераторе

33 импульсов, дополнительном триггере 34, одновибраторе 35.

Блок 10 управления выполнен на трех элементах 36-38 задержки и пяти формирователях 39-43 импульсов (ФИ) ° Каждый формирователь импульсов состоит из двух элементов И 44 и 45 и элемента 46 задержки, !

Устройство работает следующим образом, Пусть число разрядов всего устройства, включая и знаковый разряд, равно Н = 11, число разрядов АЦП старших разрядов единица: и 4, АЦП младших разрядов: N- m = 8 (где

m = 1 — число разрядов коррекции), диапазон входного сигнала U„

= -l 024B- +I 024Â. В качестве узла

8 используется низкоточный быстродействующий интегральный ЦАП, Инструментальная погрешность такого ЦАП значительно превышает (в несколько раз) требования,.предъявляемые к узлу 8 в составе устройства АЦ-преобразования, Допустим, что значения разрядных уровней ЦАП 8 с учетом их инструментальных погрешностей равны Пк, =

128 — 9 = 119 мВ; U = 256- 10 =

= 246 мВ; Пк = 512 — 28 = 484 мВ;

U! -1024 +48 = -976 мВ, значения

"4 всех остальных уровней ЦАП 8 определяются линейной комбинацией разряд- 40 ных уровней (для упрощения примем также смещение нуля усилителя 6 разности равным нулю).

Как известно из теории погрешностей, погрешность любого измеритель- 45 ного преобразователя можно разделить на три составляющие: аддитивную (погрешность нуля), мультипликативную . (погрешность масштаба) и погрешность нелинейности, Для рассматриваемого примера мультипликативная составляющая погрешности ЦАП 8 составляет

+48 мВ (погрешность в крайней точке шкалы ЦАП 8 U> = -1024). В случае

Ф ее исключения можно получить следующие значения разрядных уровней ЦАП

Ох4 -1024 MB1 Ug 508 МВ;

258 мВ; U 125 мВ. Оставшиеся к значения погрешностей составляют погрешность нелинейности ЦАП 8, в дальнейшем будет считать, что погрешность нуля входит в погрешность нелинейности. Из приведенного примера видно, что мультипликативная погрешность вносит наибольший вес в суммарную погрешность ЦАП 8, Следовательно, разделение операций коррекции мультипликативной погрешности и погрешности нелинейности позволит существенно сократить аппаратурные затраты цепей коррекции устройства, С учетом сказанного на этапе изготовления и настройки устройства при нормальных условиях экспериментально определяются инструментальные погрешности ЦАП 8, присущие каждому выходному уровню, в том числе и выходному урoBню крайней точки шкалы ЦАП 8, На этапе изготовления и настройки АЦП в ОЗУ 12 и ОЗУ 17 записаны нулевые коды, В ПЗУ 16 записывается в цифровой форме с учетом знака мультипликативная погрешность ЦАН 8, что для рассматриваемого примера составляет -110000 аналоговый эквивалент погрешности 48 мВ., далее код ПЗУ поступает на входы ЦАП 19, который преобразует код мультипликативной погрешности в аналоговый сигнал, изменяющий масштаб ЦАП 8, Это позволяет записать в ПЗУ 16 коды только погрешности нелинейности, Адресом каждой ячейки ПЗУ 9 является код АЦП с,р, 1, Данные настройки

АЦП приведены в табл,1, составленной для положительного входного

H à Пх °!

В процессе эксплуатации устройство может работать в двух режимах: в режиме непосредственного преобразования (измерения) и в режиме коррекции погрешностей (контроля) ° В режиме измерения переключатель 13 устанавливается в положение И, при этом на вход АЦП 1 подается сигнал

U . Пусть Пх = 640 мВ, После стробирования АЦП 1 формируется код + 101 который с помощью ЦАП 8 преобразуется в компенсирующее напряжение Пк, очищенное от мультипликативной погрешности и равное U<= (128 — 3) +

+ (512 — 4) = 633 мВ, Разностный сигнал Пх — U к 640 - 633 = 7 мВ, установившийся на выходе усилителя

6 разности, после стробирования АЦП

5

7 преобразуется в код +0000!11 (+7 мВ), По коду старших разрядов

+!01 из ячейки ПЗУ 9 с этим адресом производится выборка кода основной погрешности, равного -111 (-7 мВ), который складывается в цифровом сумматоре 11 с кодом АЦП 7: -111 +

+ 0000111 = +0000000, При этом выходной код всего устройства соответствует входному сигналу 640 мВ, т,е, [phone].

Однако при работе устройства в условиях, Отличных От нормал ных, появляется дополнительная составляющая инструментальной погрешности

ЦАП 8 и усилителя 6 разности, Коррекция погрешности с помощью ПЗУ 9 и 16 теряет эффективность, т.е. не приводит полной компенсации погрешности, в результат= чего значительно (в несколько раз) возрастает общая погрешность устройства АЦ-преобразования, Следует отметить, что составляющие дополнительной .погрешности изменяются, как правило, не одинаково, Так, дополнительная мульткпликативная погрешность вызвана изменением абсолютных значений параметров устройства (в частности, дрейфом источника опорного напряжения) к в несколько раз превышает дополнительную погрешность нелинейности, обусловлен-. ную изменением относительных значений параметров (например, отношением сопротивлений).

С целью пространственного разделения операций коррекции дополнительных мультипликатквной составляющей погрешности и.погрешности нелинейности узлов ЦАП 8 и усилителя 6 разности помимо узла ОЗУ 12, служащего для, записи кодов дополнительной погрешности нелинейности, в устройство АЦпреобразования вводится дополнительный узел ОЗУ 17, в котором записывается код дополнительной мультипликативной погрешности, Так, в рамках условий рассмотренного примера можно допустить, что разрядные уровни ЦАП .

8 U - UK при наличии дополнительf ной погрешйости изменились и стали равны Ug, 123 мВ; U„ = 255 мВ, U = 498 мВ, U = -1008 мВ. Погрешность в краййей точке шкалы ЦАП

8 16 мВ - есть мультипликативная погрешность ЦАП 8, после ее исключе". ния разрядные уровни ЦАП 8 принимают

59405 б

1И следующие значения: Uz< -1024 мВ; г

506 мВ; U„= 259 мВ9 U <

125 MB.

1ульткпликативная погрешность

5 (! 6 мВ) в цифровой форме 10000 записывается в дополнительное ОЗУ 17, а . оставшаяся после выделения мульткпликативной погрешности погрешность нелинейности в соответствии с табл,2 записывается в ОЗУ 12, При преобразовании входного напряжения U< = 640 мВ (режим измерения) получаются соответственно коды:

+101 — код АЦП 1 +0001001 — АЦП 7 (cîoòâåòñòâóåò разностному сигналу

U — !!к= 640 — (125 + 508 — 2) =9 мВ);

-111 — код ПЗУ 9 (табл, l ); =10 - код

ОЗУ 12 (табл,2), После сложения ко20 дсв АЦП 7 с кодами ПЗУ 9 и ОЗУ 12 в цифровом сумматоре 11 получают код младших разрядов +000!001-111-10

+0000000, а полный код АЦП при этом равен [phone], что соот25 ветствует U> = 640 мВ.

Определение и запись в ячейки

ОЗУ 12 к 17 кодов дополнительной погрешности производится в режиме контроля. В этот режим устройство переводится установкой переключателя 13 в положение К, На вход АЦП 1 с выхода формирователя образцовых сигналов

15 поступают образцовые налряжения, равные значениям идеальных уровней

ЦАП 8, Формирователь 15 устроен таким образом, что после обнуления содержимого ОЗУ 12 и 17 на вход АЦП 1 вначале поступает образцовое напря4 жение, равное значению напряжения в крайней точке шкалы LANI 8 (например, -1024 мВ), и после разового запуска, поступаемого с формирователя 15 на вход блока 10 управления, на выходе

45 цифрового сумматора 11 формируется код дополнительной мультипликативной погрешности ЦАП 8, По сигналу с формирователя 15 этот код записывается в ОЗУ 17 и далее поступает на входы

50 ЦАП 19, где преобразуется в аналоговый сигнал, изменяющий масштаб ЦАП 8.

После коррекции дополнительной мультипликативной погрешности формирователь 15 аналогичным образом задает

55 еще 2 -1 значений образцовых напряжений (где n - число разрядов АЦП !), и получаемые каждый раз после запуска АЦП на выходе цифрового сумматора

11 коды записываются в соответствии

1559405

50 с табл.2 в ОЗУ 12, Коды в ОЗУ 12 эквивалентны значениям дополнительной погрешности нелинейности ЦАП 8 °

Рассмотрим запись кодов дополнительной погрешности в ОЗУ 1 2 и 17 на примере, Так, в режиме контроля на вход АЦП 1 подается с выхода формирователя 15 образцовое напряжение

-1024 мВ, соответствующее нижней край!

О ней точке шкалы ЦАП 8 ° В условиях влияния дополнительной погрешности

Э в рамках условий рассмотренного примера, разность (U к — Uq) на выходе усилителя разности 6 равна Uz - U

-1024 - (1008) = -16 мВ, На выходе цифрового сумматора 11 формируется код, равный (табл.1 и 2) сумме кодов

АЦП 7 и ПЗУ 9 (в начальный момент операции коррекции коды ОЗУ )2 и

ОЗУ 17 равны нулю); -0010000 + 000 =

= +0000010, что эквивалентно дополнительной погрешности, взятой с противоположным знаком, т.е ° -2 мВ (табл.2), Инверсию знака погрешности 25 можно произвести при выполнении операции сложения в цифровом сумматоре

11 или при записи непосредственно кода погрешности в ОЗУ 12 °

Формирователь образцовых сигналов 30

15 и блок управления (фиг ° 2) работают следующим образом.

В исходном. состоянии переключатели 25-28 блока 22 задания режимов устанавливаются в положение, показанное на фиг.2 ° Перед началом режима контроля переключатель 26 переходит к противоположное положение, при ч этом прекращается процесс обнуления

ОЗУ 12 и 17, и через элемент И 31.и 4п триггер 32 устанавливается в единичное состояние, Это дублирует сигнал запрета на первом управляющем входе генератора 33 импульсов ° Далее, одновременно с переключателем 13 пере- 45 ключается переключатель 25, тем самым обеспечивается обнуление двоичного счетчика 30 и подается сигнал разрешения (логический "0") на первый вход элемента ИЛИ 29 и второй управляющий вход генератора 33 импульсов.

По нулевому коду счетчика 30 источник 24 образцовых напряжений формирует напряжение, соответствующее идеальному значению напряжения в крайней точке шкалы ЦАП 8 (Uo -1024 мВ). После такой подготовки .формирователь 15 готов к работе, При коррекции дополнительной мультипликативной погрешности нажимается кнопка (переключатель) 28 и запускается триггер 34. Сигнал с прямого входа триггера 34 запускает одновибратор 35, который производит разовый запуск АЦП, Одновременно с запуском одновибратора 35 с прямого выхода триггера 34 поступает сигнал запрета на формирователь 41 импульсов блока 10 управления, а с инверсного выхода триггера 34 — сигнал разрешения на формирователь 43 импульсов, Формирователь 43 выдает сиг" нал записи кода дополнительной мультипликативной погрешности (кода АЦП

7 в крайней точке шкалы HALI 8) в ОЗУ

17 и устанавливает триггер 34 в исходное состояние, При этом на вход формирователя 41 подается сигнал раз решения, а на вход формирователя 43— сигнал запрета, На этом процесс коррекции дополнительной мультипликативной погрешности заканчивается, При коррекции дополнительной погрешности нелинейности нажимается кнопка (переключатель) 27 и.триггер

32 запускает генератор 33 импульсов, который обеспечивает периодический запуск АЦП. В каждом такте коррекции . сигналом "Конец преобразования" с выхода формирователя 41 импульсов через элемент ИЛИ 29 производится запись кодов дополнительной погрешности нелинейности (кода АЦП 7) в

ОЗУ 12, а затем изменяется состояние двоичного счетчика 30 на единицу и устанавливается следующее значение образцового уровня, формируемого источником 24 (U = -960 мВ) и т.д

Сигнал переполнения счетчика 30 через элемент 31 переводит триггер 32 в исходное состояние, останавливая тем самым генератор 33 импульсов, На этом заканчивается процесс коррек ции дополнительной погрешности не2 линейности, При переводе переключателей 13 и

25 положение И АЦП готов к работе в реальных условиях, При коррекции инструментальных погрешностей АЦП (как основной, так и дополнительной) требуется изменение масштабного коэффициента ЦАП 8 °

В предлагаемом устройстве изменение масштабного коэффициента осуществля ется с помощью дополнительного ЦАП

19, выполненного в виде преобразова»

1559405

1О теля кода в сопротивлению, Взаимодействие основного ЦАП 8 и дополнительного ЦАП 19 поясняется фиг.3 на которой приведены функциональные схемы ЦАП 8 и 19. Последний состоит из набора резисторов, взвешенных по двоичному закону, и цифроуправляемого коммутатора. Выходное сопротивление

БфЛ 19 определяется кодом на его цифровых входах, поступающим в данном случае с дополнительного цифрового счетчика 18, При включении ЦАП 19 параллельно резистору r регулирующему масштабный коэффициент ЦАП 8, можно управлять изменением масштабного коэффициента ЦАП 8, При этом необходимо учесть то обстоятельство, что параллельное соединение постоянного и переменного сопротивлений приводит к нелинейному изменению суммарного сопротивления, С целью ослабления влия.ния указанной нелинейности на точность регулировки масштабного коэффициента ЦАП 8 необходимо таким 25 образом выполнять ЦАП 19,чтобы его наименьшее значение выходного сопротивления в несколько раз .превышало значение r. Рассмотрим один из возможных вариантов выполнения ЦАП 19, 30

Предположим, что четырехразрядный

ЦАП 19 имеет следующие значения разрядных сопротивлений: 1; 2; 4 и

8 кОм, При изменении входного кода

ЦАП 19 от 0001 до 1111 его выходное сопротивление изменяется от 8 до

0,53 кОм, Если выбрать r = .55 Ом, то суммарное сопротивление ЦАП 8 и 19 изменяется от 49,8 до 54,6 Ом с шагом 0,3 - 0,4 Ом, Это позволит осуществлять регулировку масштабного коэффициента в пределах +5X.

Дискретный характер регулировки вносит методическую погрешность, а нелинейность регулировки относится 45 к инструментальной погрешности установки заданного масштабного коэффициента, Так, для приведенного вьппе примера сумма методической и инструментальной погрешностей установки заданного масштабного коэффициента составляет +0,15X ° Однако эта погрешность не снижает точность устройства, так как ее можно легко свести к пренебрежимо малой величине с уве- 55 личением разрядности ЦАП 19 счетчика

ИЛИ 18 (если первый путь по каким либо причинам исключается), скорректировать ее в режиме коррекции основных и дополнительных погрешностей нелинейности описанным ранее способом, Таким образом, пространственное и временное разделения операций коррекции мультипликативной погрешности и погрешности нелинейности в устройстве позволяют существенно сократить аппаратурные затраты и повысить точность измерений. Действительно, в известном устройстве целесообразно проводить коррекцию только погрешности нелинейности (смещение нуля относим тоже к погрешности нелинейности).

Коррекция мультипликативной погрешности с помощью тех же блоков памяти (в данном случае ПЗУ 9 и ОЗУ 12) приводит к неоправданному росту их объема, что особенно ощутимо при построении многоразрядных АЦП. Например, при построении 16-разрядного АЦП с числом старших разрядов и = 8 и диапазоном входного напряжения 1 В мультипликативная погрешность интегрального 8-разрядного ЦАП может составлять до «+100 мВ, Очевидно, что для кодирования такой погрешности в рамках поставленных условий емкость

ПЗУ 9 (или ОЗУ 12) должна быть не менее 28 ° 12 = 3072 бит. Использование такой памяти требует больших аппаратурных затрат, которые возрастают при применении быстродействующих устройств памяти, что приводит к не оправданному росту потребляемой мощности. Коррекция только погрешности нелинейности в известном устройстве позволяет сократить объем памяти вплоть до выполнения элементов памя ти (ПЗУ 9 и ОЗУ 12) на одной микросхеме. Однако отсутствие возможности корректировать мультинликативную погрешность с помощью узлов памяти с малым объемом приводит к резкому снижению точности устройства аналогоцифрового преобразования, что опять же наиболее ощутимо при построении быстродействующих многоразрядных.

АЦП, Пространственное и временное разделения операций коррекции мультипликативной погрешности и погрешности нелинейности в предлагаемом устройстве позволяет обеспечить высокую точность преобразования АЦП без существенного роста аппаратурных затрат. Так как коррекция мультипликативной погрешности осуществляется

1559405

12 только в одной точке шкалы ЦАП 8 (на краю диапазона AIIII), то дополнитель-. ные узлы памяти ПЗУ 16 и ОЗУ 17 могут быть выполнены всего на одном регистре (для рассмотренногб ранее примера разрядность ПЗУ 16 и ОЗУ 17 должна быть всего 12 разрядов, а объем — 12 бит, для этого достаточно всего по одной ячейки памяти в ОЗУ

17 и ПЗУ 16).

По сравнению с известным при одинаковых объемах памяти основных ПЗУ и ОЗУ точность в предлагаемом устройстве повышается в 10-12 раз, 10

Формула изобретения

1, Ус тр ойс тв о аналого-цифрового преобразования по авт. св, -1398093 о т л и ч а ю щ е. е с я тем, что, с целью упрощения устройства, в него введены дополнительное постоянное запоминающее устройство и последовательно соединенные дополнительное 25 оперативное запоминающее устройство, цифровой сумматор и цифроаналоговый преобразователь, причем выходы дополнительного цифроаналогового преобразователя подключены к входам ре гулировки масштабного коэффициента основного цифроаналогового преобразователя, выходы дополнительного постоянного запоминающего устройства соединены с вторыми входами дополнительного цифрового сумматора, информационные входы дополнительного оперативного запоминающего устройства подключены к соответствующим выходам разРЯДОВ ОснОВКОГО ЦифРОВОГО сУмка 40 тора, вход обнуления соединен с вторым выходом формирователя образцовых сигналов, а вход записи подключен к дополнительному выходу блока управления и объединен с первым дополнительным входом формирователя образцовых сигналов, второй дополнительный вход которого является четвертой управляющей шиной, а его .первый, второй и третий дополнительные выходы соединены соответственно с дополнительным входом элемента ИЛИ, первым и вторым дополнительными входами блока управления, 2, УстройстВО по и ° 1, 0 T JI H ч а ю щ е е с я тем, что формирователь образцовых сигналов выполнен на источнике опорного напряжения, первом, втором третьем и четвертом переключателях, элементе ИЛИ, счетчике импульсов, элементе И, первом и втором триггерах, генераторе импульсов и одновибраторе, причем первым, вторым и третьим входами форми-, рователя являются соответственно управляющие входы первого, второго и третьего переключателей, а первым Выходом является выход источника опорного напряжения, входы которого соединены с соответствующими информационными выходами счетчика импульсов, вход обнуления которого объединен с первым управляющим входом генератора импульсов, первым входом элемента

ИЛИ и подключен к выходу первого переключателя, первый и второй информа

Ционные входы которого объединены соответственно с первыми и вторыми информационными входами второго и третьего переключателей и являются соответственно шинами логического нуля и логической единицы, выход второго переключателя соединен с первым входом элемента И и является вторым выходом формирователя, третьим выходом которого является выход элемента

ИЛИ, второй вход которого объединен со счетным входом счетчика импульсов и является четвертым входом формирователя, выход переполнения счетчика импульсов соединен с вторым входом элемента И, выход которого подключен к входу установки в "1" первого триггера, прямой выход которого соединен с вторым управляющим входом генератора импульсов, а вход установки в

"0" подключен к выходу третьего переключателя, выход генератора импульсов является четвертым выходам формирователя, вход управления четвертым переключателем является вторым дополнительным входом формирователя, первый и второй информационные входы соединены соответственно с шинари логического нуля и логической единицы, вход установки в "1" второго триггера является первым донол нительным входом формирователя, прямой и инверсный выходы являются соот" ветственно вторым и третьим дополнительными выходами формирователя, пер" вым дополнительным выходом которого является выход одновибратора, вход которого соединен с прямым выходом второго триггера, вход-установки в

"0" которого подключен к выходу четвертого переключателя, 13

1559405

3 ° Устройство по п,) о т л ич а ю щ.е е с я тем, что блок управления выполнен на пяти формирователях импульсов и трех последователь"

5 но соединенных элементах задержки, выходы которых, а также вход первого из которых соединены соответственно с входами первого, второго, третьего и четвертого формирователей импульсов, выходы которых являются выходами блока, дополнительным выходом которого является выход пятого формирователя импульсов, первым и дополнительными первым и вторым входами блока являются соответственно вход первого, управляющий вход четвертого и первый вход пятого формирователей импульсов, второй вход последнего из которых соединен с выходом третьего элемента задержки.

4 ° Устройство по п,1, о т л ич а ю щ е е с я тем, что дополнительный цифроаналоговый преобразователь выполнен в виде преобразователя кода в сопротивление.

Таблица 1 ьному соот0

-3

+2

-3+2=-1

-4

-3+(-4j=-7

+2+(-4)=-2

-3+2+(-4)=-5

Таблица 2

+000

+001

+010

+01)

+100

+101

+110

+111

+000

+001

+010

+0)1

+}00

+101

+110

+111

-011

+0)0

-001

-100

«111

-010

-101

+01

-01

-10

-10

-01

-01. 0

+1

+1

-2

«2

-1

«}

-?024

128

256

128+256=384

512

128+512=640

256+512=768

128+256+512=896

-1024

128

256

128+256=384

512

128+512=640

256+512=768

128+256+512=896

1559405

1559405

1559405

Составитель В,Иахнахов

Техред А.Кравчук Корректор С.Шевкун

Редактор Н,Лазаренко

Подписное

Тираж 666

Заказ 841

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101