Универсальный д(т)-триггер

 

Изобретение относится к импульсной технике и может быть использовано в пересчетных схемах, сдвигающих и параллельных регистрах. Цель изобретения - повышение быстродействия и упрощение устройства. Устройство содержит триггер на элементах И-НЕ 1, 2 и вудущую ступень. Для достижения цели ведущая ступень выполнена на транзисторах 5, 6 передачи информации, транзисторах 14, 16, транзисторе 19, резисторах 7, 8, 11, 13, 15, 17, 18, 21, диодах 9, 10 Шотки. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (Н) А1 (51) 5 Н 03 К 3/286

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4463798/24-21 (22) 20.07.88 (46) 30.04.90. Бюл. Р 16 (71) Азербайджанский институт нефти и химии им. И.Азизбекова (72) И.П.Грановский, И.П.Сколецкий и А.А.?мамедов (53) 621.373. 33 (088. 8) (56) Букреев И.Н. и др. Микроэлектрон. ные схемы цифровых устройств, М.:

Советское радио, 1975, с. 100, р. 3. 18.

Аналоговые и цифровые интегральные схемы Под ред. С.В.Якубовского, M.:

Советское радио, 1979, с.68, р. 3.17а °

2 (54) УНИВЕРСАЛЫПЙ D(T) -ТРИГГЕР (57) Изобретение относится к импульсной технике и может быть использовано в пересчетных схемах, сдвигающих и параллельных регистрах. Цель изобретения — повьппение быстродействия и упрощение устройства. Устройство содержит триггер на злементах И-ИЕ 1, 2 и ведущую ступень. Для достижения цели ведущая ступень выполнена на транзисторах 5, 6 передачи информации, транзисторах 14, 16, транзисторе

19, резисторах 7, 8, 11, 13, 15, 17, 18, 21, диодах 9, 10 Нотки. 1 ил.

1561200

Из обре тени е отн ос итс я к импульс н ой технике и может быть использовано в автоматике и вычислительной технике при производстве пересчетных схем, сдвигающих и параллельных регистров, 5 а также в различных цифровых устройствах. !

1ель изобретения — повышение быстродействия и упрощение устройства.

На чертеже представлена электрическая схема предлагаемого универ-сального 0(Т) †тригге.

Устройство содержит ведомую сту,пень на первом и втором элементах

И-НЕ 1 и 2 и ведуг<ую ступень, первый и второй входы 3 и 4 которой соединены соответственно с информационным и синхронизирующим входами устройства. Первый вход 3 ведущей ступени подключен к эмиттерам соответственно первого и второго транзисторов 5 и 6, базы которых соответственно через первый и второй резисторы 7 и 8 соединены с анолами первого и второго диодов Нотки 9 и 10 и с первым выво,дом третьего резистора 11. Второй, вывод последнего подключен к шине 12 питания, соединенной через четвертый резистор 13 с коллектором первого транзистора 14, подключенным к

30 айоду первого диода Лотки 9 и через

) пятый резистор f 5 — к базе второго транзистора 16, коллектор которого соединен с катодом второго диода

Нотки 10, через шестой резистор 17 с базой первого транзистора 14 и че,рез седьмой резистор 18 — с шиной .питания. Змиттеры первого и второго транзисторов 14 и 16 соединены с вторым входом 4 ведущей ступени. База

40 второго транзистора 16 подключена к коллектору третьего транзистора 19, эмиттер которого соединен с общей шиной 20, К последней через восьмой резистор 2 1 подключена база третьего

45 транзистора 19, Коллекторы первого и второго транзисторов 5 и 6 передачи информации соединены соответственно с базами первого и третьего транзисторов 14 и 19, Установочные нулевой

22 и единичный 23 входы устройства подключены соответственно к катодам третьего.24 и четвертого 25 диодов

Нотки, аноды которых подключены соответственно к катодам второго .10 и первого 9 диодов Нотки и к первым входам 26 и 27 соответственно первого и втооого элементов И-НЕ 1 и 2 ведомой ступени. Второй. вход 28 первого элемента И-HE 1 соединен с прямым выходом 29 устройства и выходом второго элемента И-НЕ 2, второй вход 30 которого подключен к инверсному выходу 31 устройства и к выходу первого элемента И-НЕ 1.

D()-триггер работает следующим образом, Пусть на синхровход поступает. сигнал С = 1, т,е. высокий уровень напряжения, который приводит к отсечке базовых токов первого и второго транзисторов 14 и 16, их запиранию и установке на их коллекторах высоких потенциалов независимо от состояния информационного 0-входа.

В этих условиях подача на нулевой установочный R-вход 22 нулевого потенциала (К = О) приводит к открыванию диода 24 Шотки и установлению на коллекторе транзистора 16 и первом входе первого элемента И-НЕ 1 напряжения нулевого уровня, равного па- . дению напряжения на диоде 24 Нотки

Uö 0,35 В, которое приводит к выключению элемента И-НЕ 1 и установке на его выходе единичного уровня (1 на

Q-выходе триггера). Последний совместно с высоким потенциалом (единичным) коллектора транзистора 14 образует на обоих входах второго элемента И-НЕ 2 единицы, что приводит к включению последнего и появлению нулевого уровня на Q-выходе триггера, поступающего на второй вход первого элемента И-НЕ 1 и поддерживающего его в выключенном состоянии (Q = 1) после снятия -сигнала R = О, т.е. при С = 1 предлагаемый В(Т)-триггер надежно устанавливается в О íî R-входу. Аналогично он устанавливается в 1 по

S-входу.

Для случая С = О, когда на второй вход 4 ведущей ступени поступает нулевой уровень напряжения, один из транзисторов 14 или 16 открыт и на соответствующем коллекторе присутствует нулевой потенциал, блокирующий через диод 9 или 10 базы транзисторов .5 и 6, что исключает подачу информа ционного сигнала D на базы транзисторов 14 и 16. В этом случае подача установочного сигнала R через диод 24 на коллектор транзистора 16 и первый вход элемента И-HE 1 или подача сигнала S через диод 25 на коллектор транзистора 14 и первый вход элемента

00 6 диода 10, и базовый ток транзисторов

5 и 6 течет через резистор 11,. диод

10 и открытый транзистор 16 на С вЂ” вход триггера, что приводит к закрыванию транзисторов 5 и 6, и дальнейшие изменения информации на D-входе не могут изменить состояние ведущей ступени. Одновременно нулевой потенциал (коллекторный) транзистора 16, воздействуя на первый вход элемента

И-НЕ 1, переключает триггер ведомой ступени на элементах И-НЕ 1 и 2 в нулевое состояние, при котором на выхода Q устанавливается О, т.е. по отрицательному фронту сигнала С в

0(Т)-триггер записывается нулевая информация D = О.

Если сигнал D = 1 (С = 1}, то переходы база - эмиттер транзисторов

5 и 6 заперты, а высокий потенциал с шины 12 питания Е, через резисторы

11, 7 и 8 и переходы база — коллектор транзисторов 5 и 6 поступает на базу транзисторов 14 и 19. Последний открывается и шунтирует базу транзистора 16. Под действием этого потенциала с поступлением отрицательного фронта сигнала С на эмиттер транзистора 14 в его базу течет ток через резистор 11, который приводит ! к открыванию транзистора 14, в базу которого втекает одновременно ток через резистор 17 с коллектора транI ! зистора 16, оставшегося запертым, и ,который поддерживает транзистор 14 в открытом состоянии после того, когда открывается диод 9 и ток через резистор 11 начинает втекать в коллектор открытого транзистора 14.

Переходы база — коллектор и база— эмиттер транзисторов 5, 6 и 19 при этом закрываются, т.е. дальнейшие изменения информации на D-входе триггера не могут влиять на состояние его ведущей ступени, в которую записалась информация D = 1. Одновременно нулевой коллекторный потенциал .транзистора 14, воздействуя на первый вход элемента И-НЕ 2, переключает триггер ведомой ступени в единичное состояние, при котором на выходе

Q устанавливается 1, т.е. по отрицательному фронту сигнала С в 0(Т)триггер записывается единичная информация В 1.

Для надежной работы ведущей ступени предлагаемого 0(Т)-триггера должны соблюдаться следующие условия:

15612

И-НЕ 2 надежно устанавливает на обоих выходах нулевой или единичный уровень (Q = 0 или 0 = 1), который будет устойчивым, благодаря действию блокиру-. ющих связеи с коллекторов транзисто5 ров 14 и 16 через диоды 9 и 10 на базы транзисторов 5 и 6.

Следовательно, установка предлагаемого D(T)-триггера в нулевое или единичное состояние по внешним сигналам К или S осуществляется надежно и устойчиво, вне зависимости от значений информационного (D) и синхронизирующего (С) сигналов на входах триггера.

Запись информации в предлагаемый

В(Т)- триггер происходит следующим образом.

Если сигнал С = 1, то переходы 20 база — эмиттер обоих транзисторов

14 и 16 заперты, а на их коллекторах устанавливаются высокие потенциалыи

1, которые не воздействуют на элементы И-НЕ 1 и 2 ведомой ступени, 25 т.е. при С = 1 D(T)-триггер находится в режиме хранения ранее записанной в его ведомую ступень информации, а ведущая ступень находится в режиме стирания информации, поступившей в З0 и-м предыдущем такте. При этом высокие коллекторные потенциалы его транзисторов 14 и 16 запирают диоды

9 и 10 Нотки, разрешая поступление сигнала D на базу первого транзистора

14 через транзистор 1 и на базу тран35 зистора 16 через ключ, на транзистор

6 передачи информации и транзистор 19.

Если сигнал D = 0 (С = 1), то базовый ток через резистор 11 открыва- 4О ет транзисторы 5 и 6, которые своим открытым переходом коллектор — эмиттер шунтируют базы транзисторов 14 и 19, При этом транзистор 19 заперт, а на базе транзистора 14 — нулевой

45 потенциал, который меньше порога открывания его перехода база — эмиттер. Поэтому после окончания единичного сигнала и поступления его отрицательного фронта (С = О) транзис- . тор 14 остается запертым и на его коллекторе сохраняется высокий потенциал, который, воздействуя через резистор 15 на базу транзистора 16, открывает последний (так как транзистор 19 заперт) и на его коллекторе устанав5S ливается нулевой потенциал.

Нулевой потенциал на коллекторе транзистора 16 приводит к открыванию

1561200 при записи 1 П - > U + U, (1) при записи 0 U >i U + U, Гэ (2) Составитель Т.Бестемьянова

Редактор И.Касарда Техред Г1,Дидык Корректор Э.Лончакова

Заказ 984 Тираж 662 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Г1осква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101

5 где U — пороговое напряжение открывания перехода база — эмиттер транзисторов 14, 16, 19, равное примерно 0,6 В;

U — пороговое напряжение откры- 10

3 вания диодов 9 и 10;

U значение остаточного напряо жения открытых транзисторов

5, 14, 16; о

U г — значение нулевого уровня сигнала D.

Согласно этим условиям, а также из соображений быстродействия диоды

9 и 10, а также диоды 24 и 25 выбраны типа Шотки и имеют пороговое напря-20 жение примерно 0,35 В.

Кроме указанного режима записи и хранения информации предлагаемый

Р(Т)-триггер может работать в счетном 25 режиме при соединении его инверсного

i Q-выхода с входом D и подаче счетных импульсов на вход С, а также он может использоваться в разрядах сдви гающего регистра. При этом выход Q

1 предыдущего разряда соединяется с

D-входом последующего, а С-входы всех разрядов соединяются с шиной

1 синхронизации регистра, 35

Формула и зобретения

Универсальный 0(Т) -триггер, содержащий в ведомой ступени триггер на первом и втором элементах И-НЕ со 40

cJIoKHbM инвертором, первый вход первого из которых соединен с первым выходом ведущей ступени, второй выход которой соединен с первым входом второго элемента И-НЕ, прямой и инверсный выходы, соединенные соответственно с выходами второго.и первого элементов И-НЕ, в ведущей ступени— первый, второй и третий транзисторы и с первого по четвертый резисторы, информационный D-, синхронизирующий

С-входы, которые соответственно подключены к первому и второму входам ведущей ступени, установочные нулевой и единичный входы, о т л и ч а ю— шийся тем, что, с целью повьппения быстродействия и упрощения, введены четыре диода Шотки и с пятого по восьмой резисторы, первый и второй входы ведущей ступени соединены с эмиттерами соответственно первого и второго транзисторов, базы которых соответственно через первый и второй резисторы подключены к анодам первого и второго диодов Шотки и первому выводу третьего резистора, второй вывод которого подключен к шине питания, с которой через четвертый резистор соединен коллектор первого транзистора, подключенный к катоду первого диода Шотки и через пятый резистор — к базе второго транзистора, коллектор которого соединен с катодом второго диода Нотки, через шестой резистор — с базой первого транзистора и через седьмой резистор — с шиной питания эмиттеры перУ вого и второго транзисторов подключены к второму входу ведущей ступени, база второго транзистора соединена с коллектором третьего транзистора, эмиттер которого соединен с общей шиной, к которой через восьмой резистор подключена база третьего транзистора, коллекторы первого и второго транзисторов соединены соответственно с базами первого и третьего транзисторов, установочные нулевой и единичный входы подключены к катодам третьего и четвертого диодов Шотки,.аноды которых соединены соответственно с первым и вторыми выходами ведущей ступени.