Аналого-цифровой преобразователь

 

Изобретение относится к технике телевидения. В аналого-цифровой преобразователь, содержащий параллельный АЦП, цифровой сумматор, регистр, генератор тактовых импульсов, счетчик, ЦАП, аналоговый сумматор, блок выборки и хранения, введены делитель частоты, задатчик кода, источник напряжения смещения, регистр последовательного приближения. Это позволяет сократить аппаратурную избыточность сверхбыстродействующих АЦП при повышении разрядности квантования ТВ сигнала, упростить требования к плотности упаковки и потребляемой мощности при создании СБИС кодека цифровой обработки ТВ сигнала. 2 з.п. ф-лы, 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК рц() Н 03 M 1/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4072372/24-24 (22) 28.05.86 (46) 07.05.90, Бюл. 1() 17 (72) В.Т.Басий (53) 681.325 (088.8) (56) Журнал "Электроника", 1980, И - 20, с. 94, Авторское свидетельство СССР

1Ф 1188990, кл, Н 03 M 1/36, 1983, (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к технике теЛевидения, B аналого-цифровой преобразователь, содержащий параллельИзобретете относится к технике телевидения и может быть использовано в системах СБИС видеокодека цифровой обработки для повышения разрешающей способности квантования.

Цель изобретения - повышение разрешающей способности, быстродействия и упрощение устройства, На фиг. 1 представлена структурная схема аналого-цифрового преобразователя; на фиг. 2 л 3 — структурные схемы вариантов выполнения блока управления; на фиг, 4 и 5 — временные диаграм!ы, иллюстрирующие работу устройства по первому и второму вариантам соответственно (А — сигнал на выходе аналогового сумматора, Б — сигнал на выходе схемы выборки и хранения) .

Аналого-цифровой преобразователь (фиг. 1) содержит блок 1 выборки и хране ля, источник 2 напряжения смещения, аналоговый сумматор 3, циф- .

„„80„„15629? 1 А 1 ный АЦП, цифровой сумматор, ре гистр, генератор тактовых импульсов, счетчик, ЦАП, аналоговый сумматор, блок выборки и хранения, введены делитель частоты, задатчик кода, источиие напряжения смещения, регистр последовательного приблюкения. Это позволяет сократить аппаратурную избыточность сверхбыстродействующих АЦП при повышении разрядности квантования ТВ сигнала, упростить требования к плотности упаковки и потребляемой мощности

У при создании СВИС кодека цифровой обработки ТВ сигнала, 2 з,п.ф-лы, 5 ил, роаналоговый преобразователь (ЦАП) 4, пар аллельный ан ало го-цифровой пре образо«атель (АЦП) 5, еадатчик 6 кода, цифровой сумматор 7, блок 8 управления, р е гистр 9.

Бл )к 8 управления (фиг, 2) содержит генератор 10 тактовых импульсов, счетчик 11, элемент IIIIH 12, элемент

И 13, элемент ПЕ 14, элемент ИСКЛIОЧАКЩЕЕ ИЛ(1 15, делитель 16 частоты, Блок 8 управления (фиг. 3) содер— жит элеи» нт !1СКЛОЧАМХ11ЕЕ -1ЛИ 1 7, генератор 18 г актовых импульсов, формирователь 19 импульсов, регистр 20 последов«те:(ьll() г() приближения, элемент

И 21, D-три! гер 22.

Устройство (фпг, 1, 2 и 4) работает следующим образом (работа для наглядности )(пл)()стр)(руе ся для случая увеличения р;):(р(Illïþ))!()(! способности на два разряда}.

Т»л(«)! (!(()пп Äll (((!.пал дискретизиру»1 «я в !)по!«1 H««)()j1Kll и храпения

1562971 в такте 1 в такте 3 в момент времени, соответствующие .импульсам (фиг. 4б) с выхода делителя/

16 частоты, до вида (фиг. 4а, сигнал

В) и пбступает на вход аналогового сумматора 3, в котором к ним добавля5 ются сигнал постоянного напряжения с выхода источника 2 напряжения смещеИ ния величиной U =U„2, где 1) — ве2 личина кванта, параллельного АЦП 5, . 0 сигнал с выхода ЦАП 4, представляющий ступенчато-нара..тающее напряжение, равное О, U, 2U, 3U< в тактах

О, 1, 2, 3 соответственно, Сигнал на выходе аналогового сумматора 3 GpHHH» )5 мает вид (фиг, 4а, сигнал А), Интерва т времени от такта О до такта 3 яв-. ляется цикл м квантования телевизионного сигнала. В тактах 0, 1, 2, 3 по сигналу с выхода генератора 10 такто" вых импульсов (фиг, 4г) производится стробирование параплельного АЦП 5, ш-разрядяый выходной код которого совместно с N-разрядным выходным кодом счетчика 11 поступают на цифровой сум- 5 матор 7, который выполняет операцию вычитания из первого кода второго и кода задатчика 6, соответствующего напряжению Ug.. Операция вычитания кода эадатчика 6 осуществляется по цепи

"заем" младшего разряда цифрового сумматора 7. При этом эадатчик 6 кода является источником логической единицы, В результате вычитания на выходе

35 сч матора 7 происходит повьппение разрядности результ ата, Например, ш=6, N=2, Код с выхода

АЦП 5 011111 в такте 0 и 100000 в тактах 1, 2, 3 (фиг, 4и) код со счетчи- 40 ка 00, 01, 10, 11 в тактах О, 1, 2, 3 (фиг. 4а) на выходе цифрового сумматора 7 получают в такте О 011111

Оl

\ 45

01111011

01 1 11101 в такте 2 100000 50

ll

5 I

Истинное значение результата квантования получается в такте 1, (фиг, 4и) в момент изменения состояния младшего разряда АЦП 5 при нарастающем характере изменения выходного сигнала

ЦАП 4.

Суть повышения раз рядно сти в том, что последовательно увеличивая значение выборки ступенями на величину И в каждом такте добиваются изменения I кода младшего разряда АЦП 5, т.е.

"взвешивают" известным числом ступеней И недостающее до целого числа квантов значение выборки телевизионного сигнала.

Элементы НЕ 14, ИСКЗМОЧА1ОЩЕЕ ИПИ 15, KIH 12 и И 13 формируют строб, соответствующий истинному значению результата квантования и записываемому зто значение в регистр 9, при этом эле-. мент НЕ 14 инвертирует и задерживает в результате ограниченного быстродействия сигнал с выхрда младшего разря-.. да АЦП 5 (фиг, 4д) ..Ha входах элемента ИСКЖОЧА1ОЩЕЕ ИЛИ 15 таким образом существуют два противофазных задержанных один относительно другого сигнала.

Что на выходе элемента .ИСКПОЧА1ОЩЕЕ

ИЛИ 15 будут формироваться корбткие импульсы (фиг, 4е) при изменении сиг- ° нала на выходе младшего разряда АЦП

5. В элементе ИЛИ 12 формируется сиг" нал логической единицы в каждом так те, кроме нулевого -(фиг. 4ж). Совпа-. дение выходных, сигналов элемента ИСКЛ1ОЧАОЩЕЕ ИЛИ 15 н элемента ИЛИ 12 формирует на выходе элемента И 13 строб записи (фиг, 4з) в регистр 9.

Восстановление частоты изменения выходного кода АЦП (выравнивание по времени) может производиться за счет вторичной перезатжси кода с выхода регистра 9 в дополнительный регистр, который для этого должен быть включен на выходе регистра в момент времени дискретизации (фиг. 4б) телевизионного сигнала, Для более четкой работы генератор

10 тактовых импульсов вырабатывает две последовательности тактовых импульсов, (фиг. 4в, r). Делитель 16 частоты пропускает каждый 1/2 входной импульс, формируя цикл квантованияа

Аналого-цифровой преобразователь (фиг. 1, 3 и 5) работает следующим образом, Телевизионный сигнал дискретизируется в блоке 1 выборки и хранения в моменты времени, соответствующие импульсам (фиг. 5б) с второго выхода

5 156297 формирователя 19 импульсов, Аналоговый сумматор 3 добавляет к значениям выборок телевизионного сигнала постоянное напряжение величиной U и напря5 жение с выхода ЦАП 4, представляющее собой ступенчато-изменяющийся сигнал, рав ный

О в такте О;

2U < в такте 1; 10

3U в такте 2, если не произошло изменение состояния младшего разряда параллельного АЦП 5, или И, если было такое изменение, Управляющий код для ЦАП 4 вырабаты-!5 вает регистр последовательного приближения 20 совместно с блоками 17, 18, 19, 21 и 22 и соответствии с алгоритмом поразрядного уравновешивания, В результате, выходной сигнал аналогового.сумматора 3 принимает вид (фиг, 5а„ сигнал A) Интервал времени включающий такты О, 1, 2 является и циклом квантования телевизионного сигнала, 25

В тактах О, 1, 2 по сигналу -> . (фиг. 5г) с выхода генератора 18 тактовых импульсов проиэводитая стробиронание параллельного АЦП 5, ш-разрядный выходной код которого совмест- 30 но с N-разрядным выходным кодом РП11

20 . подают ся на цифр он ой сумматор 7, Истинное значение результата квантования получается всегда в одном и том же такте 2 и записывается в ре- 35 гистр 9 по сигналу (фиг. 5б) с второго выхода формирователя 19 импульсов.

В.конце цикла квантования по сигналу (фиг, 5б) с выхода формирователя

19 импульсов происходит обнуление РПП 40

20, В такте 0 по сигналу (фиг. 5a) с выхода формирователя 19 импульсов происходит запись состояния мпадшего разряда параллельно АЦП 5 в D-триггер 22 и по сигналу (фиг. 5д) с выхода форми-45 рователя 19 импульсон происходит установка в состояние "1" триггера старшего разряда РПП 20.

В такте 1 выходной сигнал D-триггера 22 (фиг, 5и) и выходной сигнал мпадЯ) шего разряда, параллельного АЦП 5, анализируются элементом ИСКЛ10ЧАЗЩЕЕ ИЛИ

17, выходной сигнал (фиг, 5к) которого равен логической единице, если произошло изменение младшего разряда па- 55 - раллельно АЦП 5 относительно его cocvoa a в такте О. Далее, если сигнал с выхода элемент- HCKZO×A OÙEE ИЛИ 17 равен логической единице, то на вы1 6 ход элемента И. 21 проходит импульс (фиг. 5к), в результате чего н PIIII 20 происходит обнуление триггера старшего разряда. При противоположном состоянии выхода элемента ЙСКЛ10ЧАЗ 1(ЕЕ ИЛИ

17 этого обнуления не происходит.

Кроме того, по сигналу (фиг, 5д) с выхода формирователя 19 импульсов происходит установка в "1" триггера младшего разряда РПП 20. Сформированный таким образом код разрядностью

N c PiDI 20 поступает на цифровой сумматор 7, Формирователь 19 импульсов полностью огысывается диаграммой состояний входон и выходов (фиг, 5в, ч, б, г„ д), Формирователь !9 импульсов наряду с формированием сигналов, необходимых для работы РПП 20, формирует сигнал (фиг, 5e) записи в D-триггер 22, Фор мула из о бр ет ения

1. Аналого-цифров ой преобразователь, содержащий ачалогоный сумматор, первый вход которого соединен с выходом цифр о анало гово го прео бр аз ов ат еля, а выход подключсн к информацион-. ному входу параллельного аналого-цифрового преобразователя, управляющий вход которого подключен к первому выходу блока управления, а цифровые выходы — к первым входам цифрового сумматора, выход которого соединен с информационным входом регистра, упранляющий вход которого подключен к второму выходу блока управления, выход является выходной шиной, а группа выходов блока управления подключена к соответствующим входам цифроаналогового преобразователя, о т л и ч а ю— щ я и с я тем, что, с целью повышения разрешающей способности, быстродействия и упрощения преобразователя, в него введен блок выборки и хранения, задатчик кода, источник напряжения смещеьыя, выход которого соединен с вторым входом аналогового сумматора, третий вход которого соединен с выходом блока выборки и хранения, информационный нхад которого является входной шиной, а управляющий вход подключен к третьему выходу блока управления, вход которого соединен с выходом младшего разряда параллельного аналого-цифрового преобразователя, при этом второй нход цифрового

1562971 сумматора подключен к выходу задатчика кода, а третьи входы — к соответствующим выходам группы блока управления, 2. Преобразователь по и. 1, о т— л И ч а ю шийся тем, что блок управления выполнен на генераторе тактовых импульсов, счетчике, делителе частоты, элементах И„ИЛИ, НЕ, ИС10

КЛ10ЧА10 .ЦЕЕ ИЛИ, первый вход которого объединен с входом элемента НЕ и является входом блока, выход элемента

НЕ соединен с вторым входом элемента

ИСКХЕОЧАХЩЕЕ ИЛИ, выход которого подключен к первому входу элемента И, выход которого является вторым выходом блока, а второй вход через элемент

ИЗИ соединен с соответствующими выходами счетчика и является группой входов блока, вход счетчика объединен с вхЬдом делителя частоты и подключен к Первому выходу. генератора тактовых импульсов, второй выход которого является первым выходом блока, а выход делителя частоты является третьим выходом блока, 3. Преобразователь по и, 1, о т— л и ч а ю шийся тем, что блок управления выполнен на генераторе тактовых импульсов, формирователе импуль" сов, регистре последовательного приближения, D-триггере, элементах И, ИСКЛ1ОЧАЯИ ЕЕ ИЛИ, первый вход последнего из которых объединен с D-входом

D-триггера и является входом блэка, второй вход элемента ИСКЛ1ОЧА10ЩЕЕ ИЛИ соединен с выходом D-триггера, а выход подключен к. первому входу элемента И, второй вход которого объединен с первым входом формирователя импульсов и подключен к первому выходу генератора тактовых импульсов, второй выход которого является первым выхо-, дом блока и подключен к второму входу формирователя импульсов, первый выход которого является вторым и третьим выходами блока и подключен к входу запуска регистра последовательного приближения, тактовый вход которого соединен с вТорым выхоцом формирователя импульсов, третий выход которого подключен к C-входу D-триггера, информационный вход регистра последовательного приближения соединен с выходом элемента И, а выходы являются группой выходов блока.

156297! атгла

156297 I

ТактЫ а 12 01 г 01 г 0 е}

Put. 5

Составитель В,Махнанов

Техред Л. Олийнык Корректор М.Кучерявая

Редактор Л,Зайцева

Заказ 1068 Тираж 663 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101