Устройство для сопряжения двух магистралей

 

Изобретение предназначено для обмена информацией между микроЭВМ, имеющей интерфейс МПИ ГОСТ 26765.51-86, и периферийными устройствами. Целью изобретения является расширение функциональных возможностей устройства за счет симметричности подключения микроЭВМ к любой из двух магистралей и возможности передачи цифровой информации в режимах: передача управления магистралью, адресный обмен, прерывание, включение, нарушение и восстановление питания и запрет передачи информации при выходе параметров постоянного питающего напряжения за допустимые пределы. Устройство содержит две магистрали, два блока стандартных резисторных цепочек, шесть блоков магистральных приемопередатчиков, два магистральных приемника, магистральный передатчик, четыре инвертора, девять элементов 2И, два элемента 2И-НЕ, четыре элемента 2ИЛИ-НЕ, элемент 3ИЛИ-НЕ и два RS-триггера. 2 ил., 2 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (SS)S С 06 Е 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A BTQPCHQMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4379020/24-24 (22) 15.02.88 (46) 15.05.90. Бил. М 18 (72) В.И.Веретынский, С.Б.Ковалева, Н.А.Маркевич и A.H.Фельдман (53) 681.3(088.8) (56) Авторское свидетельство СССР

М 1283742, кл. G 06 F 13/00, 1985, Простой разветвитель интерфейса для микроЭВМ "Электроника 60М". — Приборы и техника эксперимента, 1983, У 2, с.63. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ

МАГИСТРАЛЕЙ (57).Изобретение предназначено для обмена информацией между микроЭВМ, имеющей интерфейс G1H ГОСТ 26765.5186, и периферийными устройствами.

Целью изобрегения является расширеИзобретение относится к автоматике и вычислительной технике и предназначено для обмена информацией между микроЭВМ, имеющей интерфейс МПИ

ГОСТ 26765.51-86, и периферийными устройствами.

Цель изобретения — расширение функциональных возможностей устройства за счет обеспечения симметричности подключения микроЭВМ к любой из двух магистралей и возможности передачи цифровой информации в режимах: передача управления магистралью, адресный обмен, прерывание, включение, нарушение и восстановление питания и запрет передачи информации при выходе

„„SU,» 1564634 А 1 ние функциональных возможностей устройства за счет симметричности подключения микроЭВМ к любой из двух магистралей и возможности передачи цифровой информации в режимах: передача управления магистралью, адресный обмен, прерывание, включение, нарушение и восстановление питания и запрет передачи информации при выходе параметров постоянного питающего напряжения за допустимые пределы. Устройство содержит две магистрали, дна блока стандартных резисторных цепочек, шесть блоков магистральных приемопередатчиков, два магистральных приемника, магистральный передатчик, четыре инвертора, девять элементов

2И, два элемента 2И-НЕ, четыре элемента 2ИЛИ-НЕ, элемент ЗИЛИ-HE и два

RS-триггера, 2 ил., 2 табл. параметрон постоянного питающего напряжения за допустимые пределы.

На фиг.1 представлена функциональная схема устройства; на фиг.2 — схема блока магистральных приемопередатчиков.

Устройство (фиг.1) содержит блоки

1 — б магистральных приемопередатчикон, двунаправленные выводы 7 подключения к первой магистрали, двунаправленные выводы 8 подключения к второй магистрали, магистрали 9 и 10, блоки 11 и 12 стандартных резисторных цепочек, магистральные приемники 13 и

14, магистральный передатчик 15, КВтриггеры 1Ь и 17, элементы НЕ 18

3 1564634 4

21, И-НЕ 22 и ?3, И 24 — 32, логические элементы ИЛИ-НЕ 33 — 37.

Блок магистральных приемопередатчиков 1 — 6 (фиг.2) содержит N маги5 стральных приемопередатчиков (38-1

38-N), входы магистральных приемопередатчиков 39, выходы магистральных приемопередатчиков 40, управляющие вхоцы магистральных приемопередатчиков 41.

Устройство для двунаправленной передачи информации имеет связи, где двунаправленные выводы 7 блоков 2

6 магистральных приемопередатчиков подключены к шинам магистрали 9, двунаправленные выводы 8 блоков 1,3 — 6 магистральных поиемопередатчиков вЂ, к шинам магистрали 10, выходы 40 каждой пары блоков l и 2, 3 и 6, 4 и 5 магистральных приемопередатчиков соединены с входами 39, а управляющие входы 41 всех N магистральных приемопередатчиков 38-1 — 38-N в каждом блоке 1 — 6 магистральных приемопере- 25 датчиков объединены между собой, первые выводы резисторов блоков 11, 12 стандартных резисторных цепочек по— парно соединены и подключены к шинам магистралей 9 и 10 а вторые выводы соединены с положительным полюсом uctt ц точника питания и шинои Нуль вольт выход первого элемента ИЛИ-НЕ 34 соединен с управляющими входами блока 1 магистральных приемопередатчиков, а выход элемента ИЛИ-НЕ 35 подключен к управляющим входам блока 2 магистральных приемопередатчиков, входы элемента ИЛИ-НЕ 34 .соединены с выходами элементов И 24 и 25, а входы элемен- 40 та ИЛИ-HE 35 — с выходами элементов

И 26 и 27, первый вход элемента И 24 подключен к выходу элемента,НЕ 18 и к первому входу элемента И 26, а второй вход — к входу лемента НЕ 19, к вы- 45 ходу блока 3 магистральных приемопередатчиков, соответствующий которому двунаправленный вывод 7 соединен с шиной ДЧТ магистрали 9 и подключен к первому входу элемента И 27, второй вход которого соединен с выходом элемента НЕ 20 и с первым входом элемента И 25, вторые входы элементов И 25, 26 подключены к управляющим входам блока 3 магистральных приемопередат55 чиков и к выходу элемента ИЛИ-НЕ 36, входы которого соединены с выходами элементов И 28 и 29, первый вход элемента И 28 подключен к первым входам элементов И 50 31 и к прямому выходу

RS-триггера 16, S-вход которого соединен с выходом элемента И-HE 22, а инверсный выход — с первым входом элемента И-НЕ 23 и с управляющими входами блока 4 магистральных приемопередатчиков, второй вход элемента И 28 подключен к входу элеменra ПЕ 21, к выходу блока 5 магистральных приемопередатчиков, соответствующий которому двунаправленный вывод 8 соединен с шиной ПЗ магистрали 10 и подключен к первому входу элемента И 32, второй вход которого соединен с вторым входом элемента И 31, с прямым выходом

RS òðèããåðà 17 и с первым входом элемента И 29, вторые входы элементов

И 29, 30 объединены с выходом элемента 21 НЕ, а выходы элементов И 30, 32 соединены с входами элемента ИЛИНЕ 37, выход которого подключен и входу элемента HE 20 и к управляющим входам блока 6 магистральных приемопередатчиков, S-вход RS-триггера 17 соединен с выходом элемента И-НЕ 23, второй вход которого подключен к выходу блока 4 магистральных приемопередатчиков, соответствуюший которому двунаправленный вывод 8 соединен с шиной УСТ магистрали 10, а инверсный выход RS-триггер- !7 подключен к управляющим входам блока 5 магистральных приемопередатчиков и к первому входу элемента И-НЕ 32, второй вход которого соединен с выходом блока 5 магистральных приемопередатчиков, соответствующий которому двунаправленный вывод 7 подключен к шине УСТ магистрали 9, R-вход RS-триггеров 16, 17 соединены с выходом элемента ИЛИНЕ 33, первый вход которого подключен к выходу элемента И 31, второй вход пятого элемента ИЛИ-HE соединен с выходом магистрального приемника 13 и с входом магистрального передатчика 15, а третий вход — с выходом магистрального приемника 14, вход которого объ-. единен с выходом магистрального передатчика 15 и шиной АИП магистрали 10, а вход магистрального приемника 13 подключен к шине АИП магистрали 9.

Устройство для двунаправленной передачи информации работает следующим образом.

В исходное состояние устройство приводится сигналами АИП,-поступающими с одноименных шин любой магистрали 9, 10 через магистральные прием34 о шину !О и поступающий на вход элемента 23, не переключает триггер 17 в единичное состояние, так как уровень

"0" с инверсного выхода .триггера 16 блокирует элемент 23 по второму входу.

При пассивном высоком уровне.сигнала на шине ПЗ магистрали 10 сигнал

"0" на выходе магистрального приемопередатчика блока 5 и на входе элемента НЕ 21 обеспечивает формирование потенциалов "1" на выходах элементов

30, 36 и "0" на выходах элементов И

28(29, 32) и 37. Магистральные приемопередатчики блока 6 включаются на пе редачу информации с шин магистралей

9, 10 в направлении от блока 3 магистральных приемопередатчиков к блоку 6.

При активном низком уровне сигнала на шине ПЗ магистрали 10 сигнал

"1" на выходе магистрального приемопередатчика блока 5 и входе элемента

НЕ 21 обеспечивает формирование по тенциалов "!" на выходах элементов

28, 37 и "0" на выходах элементов 29, 30, 32 и 36. Магистральные приемопере. датчики блока 3 включаются на передачу информации с шин магистралей

9, 10 в направлении от блока 6 маги стральных приемопередатчиков, который переключается на прием информации, к блоку 3.

При пассивных высоких уровнях сигналов на шине ПЗ магистрали 10 и ДЧТ магистрали 9 сигналы "0" на выходах магистральных приемопередатчиков блоков 5 и 3 и входах элементов НЕ 20, 19 обеспечивают формирование потенциалов "1" Hà выходах элементов 25, 35 и "0" на выходах элементов 18, 24, 26, 27 и 34. Магистральные приемопередатчики блока 1 включаются на передачу информации с шин магистрали 9 на шины магистрали 10.

5 15646 ники 13, 14 на входы элемента 33. На инверсных выходах обоих RS-триггеров устанавливаются уровни 1 которые поступая на управляющие входы 41 магистральных приемопередатчиков блоков

4 и 5, запрещают им передачу цифровой информации с входов 39 на двунаправленные выводы 7, 8, а сигналы

".0" на прямых выходах RS-триггеров 16,!О

17 обеспечивают сигналы логической

"1" на выходах элементов 34 - 37, которые аналогично сигналам с инверс" ных выходов триггеров, запрещают передачу сигналов с входов 39 на двунаправленные выводы 7, 8 магистраль" ных приемопередатчнков блоков 13, 6. Блоки 11, 12 стандартных резисторных цепочек обеспечивают на шинах магистралей,9, 10 высокие уров- 20 ни потенциалов. Все магистральные приемопередатчики блоков 1 — - 6 включены только на прием информации с шин магистралей 9, 10. Если источник сигнала АИП подключен к одноименной 25 шине магистрали 9, то обеспечивается передача сигнала с магистрали .9 на шину АИП магистрали 10. В обратном направлении сигнал АИП не передается.

После того, как на шинах АИП ма- 30 гистралей 9, 10 установятся высокие уровни сигналов, микроЭВМ, подключенная к одной из магистралей, формирует на шине УСТ сигнал активного низкого уровня, который ннвертируется ма35 гистральным приемопередатчиком блока

5 или блока 4 и поступает через элементы 22 или 23 на S-вход одного из триггеров 16 или 17, устанавливая один из них в единичное состояние.За- 40 держка переключения RS-триггера должна быть менее задержки магистрального приемопередатчика, чтобы исключить установку второго RS-триггера от сигнала УСТ,.поступившего с. второй ма- 45, гистрали..

Предположим, что микроЭВМ и источник питания подключены к магистрали

9. В этом случае в единичное состояние устанавливается триггер 16, на. инверсном выходе которого формируется потенциал "0", магистральные приемопередатчики блока 4. включаются на передачу, а блок 5 остается в режиме приема. Сигналы с шин магистралей 9, 10 передаются в направлении от блока

5 магистральных приемопередатчиков .. к блоку 4. Сигнал, передаваемый с ши- ны УСТ магистрали 9 на одноименную

При активном низком уровне сигналы ДЧТ магистрали 9 и пассивном уровне сигнала на шине ПЗ магистрали 10 сигнал "1" на выходе магистрального приемопередатчика блока 3 и входах элементов IE 18, !9 обеспечивают формирование потенциалов "1" на выходах элементов 27, 34 и "О" на выходах элементов 24 — 26 и 35. Магистральные приемопередатчики блока 1 включаются на прием, а блока 2 — на передачу цифровой информации с шин магистрали )О на шины магистрали 9.

1564634

При других соотношениях сигналов на шинах ПЗ магистрали 10 и ДЧТ магистрали 9, а также при подключении микроЭВМ к магистрали 10 устройство рабо" тает аналогично.

Направление передачи информации по шинам интерфейса МПИ .ГОСТ 26765, 51-86 иллюстрируется табл.1, а подключение шин магистралей к блокам

10 приемопередатчиков — табл. 2.

Магистральный приемник 13 и магнитный передатчик 15 обеспечивают передачу сигнала с шины АИП магистрали 9 к магистрали 10 для приведения в исходное состояние другого анаЛогичного устройства при последовательном их включении.

Логический элемент 31 искпючает

Одновременное включение триггеров 16, 17 при неиснравностях. приводящих к тому,. что сигналы 0" на S-входы триггеров прчходят одновременно. В этом случае триггеры lб, 17 переключаются в состояние "1" на время действия низ-25 ких уровней сигналов на. S-входах. После окончания действия сигналов ttPtt на 8-входы триггеров сигнал ".1", сформированнъгй элементом 31 и проинверти-= рованный логическим элементом 33, переключит триггеры в состояние 0

1! tt

Устройство переключается в исходное состояние, запрещая передачу цифровой инфОрмации с шин однОЙ магистрали ка шины другой, за исключением сигнала

АИП, до момента подачи на одну из них сигнала УСТ.

В случае нарушения питания из-за несвоевременного включения или аварии источника питания устройство для дву- 4п направленной передачи информации, на которое поступит активный уровень сигнала АИП, блокирует передачу цифровой информации в течение времени отсутствия питания. 45

Формула изобретения

Устройство для сопряжения двух магистралей, содержащее первый и второй бпоки магистральных приемопередатчиков, входы-выходы которых являются входами-выходами устройства для подключения к адресным шинам первой и второй магистралей, причем входы-вы" ходы первого. блока магистральных при.. емопередатчиков подключены к адресным шинам ВТороН магистрали а вхОды выходы второго блока магистральных приемопередатчиков — к адресным шинам первой магчстрапи, информационные входы первого и второго блоков приемопередатчиков соединены соответственно с выходами второго и первого блоков приемопередатчиков, о т л и— ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения симметричности подключения микроЭВМ к любой из двух магистралей, в него введены четыре блока магистральных приемопередатчиков, входы-выходы которъх являются входами-выходами устройства для подключения к шинам служебных сигналов первой и второч магистралей, а информационные входы и выходъ третьего и шестого, четвертого и пятого блоков магистральных приемопередатчиков попарно соединены между собой, два ма- гистральных приемника, магистральный передатчик, два RS-триггера, четыре элемента НЕ, два элемента И-НЕ, девять элементов И, пять элементов ИЛИНЕ, выход первого элемента ИЛИ-НЕ соединен с управляющим входом первого блока магистральных приемопередатчиков, выход второго элемента ИЛИ-HE подключен к управляющему входу второго блока магистральных приемопередатчиков, первый и второй входы первого элемента ИЛИ-НЕ соединены соответственно с выходами первого и второго элементов И, первый и второй входы второго элемента ИЛИ-НЕ соединены соответственно с выходами третьего и четвертого элементов И, первый вход первого элемента И подключен к выходу первого элемента НЕ и к первому входу третьего элемента. И, второй вход первого элемента И вЂ” к входу второго элемента НЕ, к первому входу четвертого элемента И и к выходу третьего блока магистральных приемопередатчиков и образует вход-выход устройства для подключения к шине чтения данных первой магистрали,второй вход четвертого элемента И соецинен с выходом третьего элемента НЕ и с первым входом второго элемента

И, вторые входы второго и третьего элементов И подключень: к выходу второго элемента НЕ, вход первого элемента НЕ подключен к управ яющему входу третьего блока магистральных приемопередатчиков и к выходу третьего элемента ИЛИ-НЕ, первый и второй входы которого соединены соответственно!

1564б34

Таоцнца) Наименова йие шин и терфейса

MIN а и информации

УСТ2 = 1

П32= 0

---- t=========

ЧТ1=0 1 ДЧТ1=1

О ДЧТ1=

ЗМ(Д)

ОСТ

АСП

ПЗ

ПВС

ЗПР

РЗМ(Д)

ПРР

УСТ

ДЗП

Д4Т

ОБМ

ПЗП

ВУ

AP отв

РГН

АД с выходами пятого и шестого элементов И, первый вход пятого элемента И подключен к первым входам седьмого и восьмого элементов И к к прямому вы5 ходу первого RS-триггера, S-вход которого соединен с выходом первого элемента И-НЕ, инверсный выход перво"а RS-триггера соединен с первым входом второго элемента И-НЕ и с управляющим входом четвертого блока магистральных приемопередатчиков, второй вход пятого элемента И подключен к первому входу девятоro элемента И, к входу четвертого элемента НЕ, к пер- 1 вому выходу пятого блока магистральных приемопередатчиков и образует вход-выход устройства для подключения к шине подтверждения захвата второй магистрали„ второй вход девятого 2О элемента И соединен с вторым входом восьмого элемента И, прямым выходом второго RS-триггера и с первым входом шестого элемента И, вторые входы шестого и седьмого элементов И сое- 25 динены с выходом четвертого элемента HF. выходы седьмого и девятого элементов И соединены соответственно с первым и вторым входами четвертого элемента ИЛИ-НЕ, выход которого подключен к входу третьего элемента

НЕ и к управляющему входу шестого блока магистральных приемопередатчиков, S""âõîä второго RS-триггера соединен с выходом второго элемента И-НЕ, второй в. -од которого подключен к выходу четвертого блока магистральных приемопередатчкков и образует входвыход устройства для подключения к пине установки второй магистрали, инверсный выход второго

RS-триггера подключен к управляющему входу пятого блока магистральных приемопередатчиков и к первому входу первого элемента И-НЕ, второй вход которого соединен с вторым выходом пятого блока магистральных приемопередатчиков и образует вход -выход устройства для подключения к шине ус=ановки первой магистрали, R-входы первого к второго RS-триггеров соединены с выходом пятого элемента ИЛИ-НЕ, первый вход которого подключен к выходу восьмого элемента И, второй вход пятого элемента ИЛИ-НЕ соединен с выходом первого магистрального приемника и входом магистрального пере— датчика, вход первого магистрального передатчика является входом устройства для подключения к шине Авария иси точника питаниям первой магистрали, третий вход пятого элемента ИЛИ-НЕ соединен с выходом второго магистрального приемника, вход которого соеди нен с выходом магкстрального передатчика и является входом-выходом устм ройс тв а для подключения к шине Ав аркя ксточника питания" второй магистрали.

1564634

Наименование шин интерфейса МПИ (магистралей) АИП

ЗМ(Д )

ОСТ

АСП

ПЗ

ПВС

ЗПР

РЗМ(Д )

ПРР

УСТ

ДЗП

ДЧТ

ОБМ

ПЗП

ВУ

АР

ОТВ

РГН

АД

Таблица 2

Номер блока, подключенного двунаправленными выводами

7 (к магистра- 9 (к магистрали 9) ли 10) 1564634

Составитель А.Засорин

Техред М.Ходанич Корректор Л.Бескид

Редактор N.Êåëåìåø

Тираж 564

Заказ 1161

Подпис но е

ВНИИПИ Государственного комитета по изобретениям tt с тки пням при ГКНТ СССР

113035, Москва, Ж-35, Раушскан наб., д. /»

Производственно-издательский комбинат "Патенf г. У:к1 род, ул. Гагарина, 101