Фазовый демодулятор

 

Изобретение относится к радиотехнике и импульсной технике. Целью изобретения является расширение диапазона детектирования разности фаз входных сигналов и уменьшение уровня пульсаций выходного сигнала. Фазовый демодулятор содержит фазовый детектор (ФД) 1, буферные каскады 2, 6 и 9, запоминающие конденсаторы 3, 7 и 10, ключи 4, 8, 12 и 13, блок 5 управления, источник 11 постоянного тока, RS-триггер 14, одновибраторы 15 и 16, элемент И 17, элементы ИЛИ-НЕ 18 и 19. Для оптимальной работы устройства необходимо сдвинуть уровни вверх и вниз на выходах буферных каскадов 6 и 9 на величину, равную половине размаха напряжения на запоминающем конденсаторе 3. Для этого в качестве буферных каскадов нужно использовать истоковые повторители с N-и P-каналами. Использование в качестве ФД 1 RS-триггера позволит расширить диапазон детектирования разности фаз входных сигналов до 2φ. Выполнение блока 5 управления обеспечивает заряд конденсатора 3 в течение всего времени, кроме времени разряда и перезаписи. При этом на конденсаторе 3 обеспечивается фиксация напряжения на достигнутом уровне, что уменьшает уровень пульсации выходного напряжения на выходах фазового демодулятора. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

©ч

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 . (21) 4241381/24-09 (22) 04.05.87 (46) 07.06,90. Бюл. N - 21 (72) В.М.Пятецкий и С.В.1цегольков (53) 621.376.23(088.8) (56) Авторское свидетельство СССР

9 323835, кл. Н 02 Р 9/14, 1970. (54) ФАЗОВЬЙ ДЕМОДУЛЯТОР (57) Изобретение относится к радиотехнике и импульсной технике. Целью изобретения является расширение диапазона детектирования разности фаз входных сигналов и уменьшение уровня пульсаций выходного сигнала, Фазовый демодулятор содержит фазовый детектор (ФД) 1, буферные каскады 2, 6 и

9, запоминающие конденсаторы 3, 7 и

10, ключи 4, 8, 12 и 13, блок. 5 управления, источник 11 постоянного тока, RS-триггер 14, одновибраторы 15 и 16, элемент И 17, элементы ИЛИ"НЕ 18 и

„„SU„„> 569938 А 1 (1)5 Н 03 Р 3/ 00, G 01 R 25/00

19 ° Для оптимальной работы устройства необходимо сдвинуть уровни вверх и вниз на выходах буферных каскадов

6 и 9 на величину, равную половине размаха напряжения на завом .:лающем конденсаторе 3, Для этого в качестве буферных каскадов н- ."<: о использовать истоковые повторители с и- и р-каналами. Использование ", качестве ФД 1

RS-триггера, позволит расширить ди-. апазон детектирования разности фаз

BzoJIHbIx cHIHcL ioB Qo 2, Выполнение блока 5 управления обеспечивает заряд конденсатора 3 в течение всего времени, кроме времени разряда и перезаписи. При этом на конденсаторе

3 обеспечивается фиксация напряжения на достигнутом уровне, что уменьшает уровень пульсации выходного напряжения на выходах фазового демодулятора,.

1 ил. I

1569938

Изобретение относится к радиотехнике и импульсной технике и может быть использовано для измерения фазового сдвига междудвумя сигналами в различ-ных устройствах.

Цель изобретения — расширение диапазона детектирования разности фаз входных сигналов и уменьшение уровня пульсаций выходного сигнала.

На чертеже представлена функцио:;нальная электрическая схема предлагаемого фазового демодулятора.

Фазовый демодулятор содержит фаэо- 15 выл детектор 1, первый буферный каскад 2, первый запоминающий конденсатор 3, первый ключ 4, блок 5 управления, второй буферный каскад 6, второй запоминающий конденсатор 7, второй ключ 8, третий буферный каскад 9, третий запоминающий конденса тор 10, источник 11 постоянного тока, третий 12 и четвертью 13 ключи., RSтриггер 14, первый 15 и второй 16 од- 25 новибраторы, элемент И 17, первый 18 и второй 19 элементы ИЛИ-НЕ.

Фазовый демодулятор работает следующим образом.

Входной и опорный сигналы поступают на входы фазового детектора 1, выполненного на RS-триггере 14, попеременно устанавливая его в состояние логического "0" и логической "1". . Сигнал с прямого выхода RS-триггера

14 поступает на первый вход блока,5 управления. Этот сигнал поступает на, вход первого одновибратора 15, который формирует по всем фронтам входного сигнала короткие отрицательные им- щ0 пульсы, Сформированные ймпульсы поступают на вход второго одновибратора 16, которьпЪ формирует короткие отрицательные импульсы по фронту при переходе входного сигнала из состояния логического "0" в состояние логической "1". Эти импульсы поступают на вход управления четвертого ключа

13, Выходные импульсы первого одновибратора 15 поступают на вход управ- 50 ления третьего ключа 12 через элемент И 17. Генератор 11 тока (источник постоянного тока), подключенный через третий ключ 12 к первому запоминающему конденсатору 3, заряжает

его. Заряд конденсатора 3 прекращается во время действия отрицательных импульсов, которые запирают тре-тий ключ 12. Во время действия отрицательного импульса на входе управления четвертого ключа 13 первый запоминающий конденсатор 3 разряжается на общую шину. На время действия сигнала с уровнем логической "1" на входе управления первого ключа 4 ключ открывается и на втором запоминающем конденсаторе 7 устанавливается уровень напряжения, равный уровню напряжения на первом запоминающем конденсаторе 3. Аналогично осуществля— ется перенос напряжения па третий запоминающий конденсатор 10. Сигналы с выхода второго и третьего запоминающих конденсаторов соответственно через второй 6 и третий 9 буферные каскады попадают на первый и второй выходы фазового демодулятора. Элемент И 17 блокирует заряд первого запоминающего конденсатора 3 на время его разряда через четвертый ключ 13, при этом уменьшается остаточное напряжение на данном конденсаторе. При работе в синтезаторах частоты выходы фазового демодулятора соединяются через фильтры нижних частот с выводами варикапа, используемого в управляемом генераторе. Дпя оптимальной работы устройства необходимо сдвинуть уровни вверх и вниз на выходах буферных каскадов 6 и 9 на величину, равную половине размаха напряжения на первом запоминающем конденсаторе 3. Это может быть достигнуто использованием в качестве буферных каскадов истокавых повторителей соответственно с и . и р-каналами. Это позволяет в два раза увеличить крутизну характеристики. Использование в качестве фазового детектора 1 RS-триггера позволяет расширить диапазон детектирования разности фаэ входных сигналов до

2, а выполнение блока 5 управления обеспечивает заряд первого запоминающего конденсатора 3 в течение всего времени, кроме времени разряда и перезаписи. Импульс разряда формируется по окончании импульсов перезаписи, В результате на конденсаторе 3 обеспечивается фиксация напряжения на достигнутом уровне, что уменьшает уровень пульсаций выходного напряжения на выходах фазового демодулятора.

Формула изобретения

Фазовый демодулятор, содержащий фазовый детектор, первый вход которого является первым входом фазового

156993

20

Составитель В.Цветков

Техред М.Ходаннч Корректор С.Черни

Редактор О.Головач

Заказ 1455 Тираж 658 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г.ужгороп, ул. Гагарина,101 демодулятора, а также последовательно соединенные первый буферный кас— кад, вход которого через первый запоминающий конденсатор соединен с общей шиной, первый ключ, управляющий вход которого соединен с первым выходом блока управления, и второй буферный каскад, вход которого через второй запоминающий конденсатор сое— динен с общей шиной, а выход является первым выходом фазового демодулятора, а также последовательно соеди— ненные второй ключ, вход которого соединен с выходом первого буферного каскада, а управляющий вход — с вторым выходом блока управления, и третий буферный каскад, вход которого через третий запоминающий конденсатор соединен с общей шиной, а выход является вторым выходом фазового демодулятора, отличающийся тем, что, с целью расширения диапазона детектирования разности фаз входных сигналов и уменьшения уровня пульсаций выходного сигнала, введены последовательно соединенные источник постоянного тока, третий и четвертый ключи, управляющие входы которых соединены соответственно с третьим и четвер8 б тым выходами блока управления, выход .третьего ключа соединен с входом пер вого буферного каскада, выход четвер того ключа — с общей шиной, при этом фазовый детектор выполнен в виде RSтриггера, второй вход которого является вторым входом фазового демодулятора, прямой и инверсный выходы RSтриггера соединены соответственно с первым и вторым входами блока управления, причем, блок управления содержит последовательно соединенные первый одновибратор, второй одновибратор, выход которого является четвертым выходом блока управления, и элемент И, выход которого является третьим выходом блока управления, при этом выход первого одновибратора соединен с вторым входом элемента И и с первыми входами первого и второго элементов ИЛИ-НЕ, выходы которых являются соответственно первым и вторым выходами блока управления, второй вход первого элемента ИЛИ-HE соединен с входом первого одновибратора и является первым входом блока управления, второй вход второго элемента

ИЛИ-HE является вторым входом блока управления.